DSP/CPLD在惯性导航中的应用

摘要

该论文主要研究如何用数字信号处理芯片(DSP:TMS320VC33PGA120)和复杂可编程逻辑器件(CPLD:EPM7128STC-100)作为数字硬件平台,实现捷联式惯性导航系统(SINS)高速实时数据处理的硬件、软件设计.论文首先阐述了惯性导航系统的特点和发展现状及论文研究的应用背景及必要性,着重分析、推导了捷联式惯性导航系统的力学方程编排.然后,研究了DSP芯片结构体系的特点,绘制了硬件电路系统的原理图和PCB图,且采用Verilog HDL硬件描述语言编写了复杂可编程逻辑器件(CPLD)的译码与部分数据处理程序.其次,在CCS'C3x-'C4x编译环境下,采用C语言和汇编语言混合编程的方式,初调了硬件电路系统的各个端口,分析了DSP芯片的中断和Bootloader机制,开发了飞行轨迹数据生成系统.最后,结合捷联式惯性导航系统算法流程,对硬件电路系统进行了测试验证,并给出了测试结果.测试结果表明,以DSP/CPLD作为导航计算机硬件平台的捷联式惯性导航实时数据处理系统能够满足系统所要求达到的高精度、实时性、稳定性要求,使捷联式惯性导航系统具有更好的应用价值、市场前景和军事意义.

目录

文摘

英文文摘

第一章绪论

1.1惯性导航系统发展概况

1.2论文研究的应用背景及必要性

1.3论文研究的内容与主要工作

第二章惯性导航系统理论基础

2.1参考坐标系及参数说明

2.2惯性导航系统的特点与分类

2.3捷联式惯性导航系统

2.3.1捷联式惯性导航系统的计算框图

2.3.2捷联式惯性导航系统的力学编排方程

2.3.3捷联式惯性导航系统的四元数法

2.4组合导航的基本原理

第三章DSP处理器体系结构综述

3.1数字信号处理器概述

3.1.1数字信号处理器的发展

3.1.2数字信号处理器的分类

3.2数字信号处理器的性能结构

3.3TMS320VC33高速浮点数字信号处理器

3.3.1 TMS320VC33DSP芯片的特点

3.3.2 TMS320VC33DSP芯片主要技术参数

3.3.3TMS320VC33芯片CPU结构

3.3.4 TMS320VC33芯片外部和内部总线

3.3.5 TMS320VC33芯片外围功能模块

第四章捷联式惯性导航系统硬件设计

4.1硬件系统设计过程

4.2硬件电路的关键性能和功能模块

4.2.1硬件数字平台的功能模块图

4.2.2硬件数字平台的关键性能

4.3硬件电路各模块介绍

4.3.1电源模块

4.3.2复位及看门狗电路模块

4.3.3模数AD与数模DA转换模块

4.3.4智能语音处理模块

4.3.5外扩存储器模块

4.3.6 GPS用RS232接口模块

4.3.7 LED、拨码开关等调试模块

4.4逻辑译码电路

4.4.1 CPLD和FPGA逻辑器件特点

4.4.2 Altera公司的可编程逻辑器件

4.4.3 MAX+PLUS Ⅱ硬件编译环境

4.4.4可编程逻辑器件的硬件描述语言

4.5多层高速PCB布局、布线应注意的几个问题

4.5.1 PCB器件的布局

4.5.2 PCB板的布线

第五章捷联式惯性导航系统算法及软件实现

5.1TMS320VC3X的软件编译环境

5.2TMS320VC3X的中断机制

5.3TMS320VC3X的Bootloader机制

5.4惯性器件的建模和飞行轨迹的数据生成

5.4.1陀螺仪、加速度计的数学模型

5.4.2飞行轨迹的数据生成

5.5捷联式惯性导航系统软件联调

5.6捷联式惯性导航系统的测试验证

第六章总结

致谢

参考文献

附录一主要从事的科研项目

附录二硬件电路原理图

附录三硬件PCB物理版面图

西北工业大学学位论文知识产权声明书及原创性声明