短波多路并行调制解调器系统设计

摘要

本文针对短波信道的多径传播、衰落、多普勒频移以及外部干扰等传输特性,设计了短波调制解调器的总体方案,并开发了基于DSP的短波调制解调器实验样机.本文的主要工作包括以下几个方面:1.设计了短波调制解调器的总体方案:采用自适应变速的多路并行调制解调方案;利用线性调频信号通过匹配滤波器提取位同步;利用巴克码识别器来实现帧同步;通过对数掘进行CRC检错重发实现差错控制.2.设计了基于DSP的短波调制解调器硬件系统,并在此硬件系统上实现了位同步提取算法、多路并行调制解调算法以及CRC-16的查表快速算法等核心算法.3.作为短波通信系统的一个重要组成部分,我们针对短波信道的特点,结合调制解调器系统的软硬件要求,初步设计了短波数据链路层的协议规程.

目录

文摘

英文文摘

第一章绪论

1.1短波数字通信系统概述

1.2本文的主要工作

1.3本文的内容安排

第二章短波信道特性

2.1短波信道特性

2.1.1恒参信道和变参信道

2.1.2短波信道的基本特性

2.2短波信道模型

2.3本章小结

第三章短波多路并行调制解调方案的设计

3.1短波信道上的两种数据传输体制简介

3.1.1并行数据传输体制

3.1.2串行数据传输体制

3.2多路并行调制解调方案的设计

3.2.1短波MODEM的调制解调方案设计考虑

3.2.2短波MODEM的调制设计

3.2.3短波MODEM的解调设计

3.3本章小结

第四章系统同步方案的设计

4.1位同步的提取

4.1.1 LFM信号的特征

4.1.2匹配滤波器的特性

4.1.3 LFM信号通过匹配滤波器的特点

4.1.4位同步的数字实现

4.2帧同步的实现

4.2.1巴克码

4.2.2利用巴克码识别器实现帧同步

4.3本章小结

第五章分集接收与差错控制技术研究

5.1抗衰落分集技术的应用分析

5.1.1时间分集技术

5.1.2频率分集技术

5.1.3抗衰落分集技术的新方案

5.2差错控制技术

5.2.1差错检测技术

5.2.2循环冗余校验(CRC)码

5.2.3 CRC-1 6的逐位运算算法

5.2.4 CRC-16的查表快速算法的原理与实现

5.3本章小结

第六章短波MODEM硬件系统设计

6.1硬件系统设计方案

6.2程控滤波器模块

6.2.1设计考虑

6.2.2 MAX262程控滤波电路的设计

6.2.3基于MAX262的程控滤波器的软件设计

6.3 A/D采集和D/A输出模块

6.3.1设计考虑

6.3.2 AIC10与TMS320C54x的接口电路设计

6.3.3串行口的工作时序

6.3.4 AIC10的初始化

6.4 DSP数据处理模块

6.4.1片内存储器配置

6.4.2引导加载(Bootloader)

6.4.3调试接口设计

6.5 MODEM与PC机的通信接口模块

6.5.1设计考虑

6.5.2 UART接口电路设计

6.6 LED显示模块

6.6.1设计考虑

6.6.2显示电路设计

6.7电源模块

6.8本章小结

第七章短波MODEM软件系统设计

7.1 MODEM软件系统的总体设计

7.2 MODEM软件系统的详细设计

7.2.1 MODEM的位同步提取程序设计

7.2.2 MODEM的调制程序设计

7.2.3 MODEM的解调程序设计

7.2.4 MODEM的CRC校验程序设计

7.3本章小结

第八章短波数据链路层协议的初步设计

8.1数据链路层协议功能简介

8.2帧的类型和帧的结构

8.3数据链路层的链路管理

8.4数据链路层的差错控制规程

8.5数据链路层的自适应变速机制

8.6本章小结

第九章全文总结

参考文献

作者在硕士研究生期间发表的论文

致谢

西北工业大学学位论文知识产权声明及原创性声明