动态可配置分离Cache的研究与设计

摘要

随着半导体技术与微处理器体系结构的发展，处理器的性能不断提高。发展相对滞后的存储器使CPlJ和主存之间的速度差日益加大。Cache作为提高存储子系统性能的一种有效途径，使其成为当前处理器体系结构的研究热点之一。在嵌入式处理器片上Cache的设计中，必须采用合理的设计思想，以较小的硬件代价来构建高效的存储层次结构。 本文结合西北工业大学航空微电子中心所承担的项目龙腾S2片上系统的开发，在成功地设计和实现了龙腾C2处理器片上混合Cache的基础上，对动态可配置分离Cache进行了研究与设计。论文的主要工作如下： 1．介绍了龙腾S2片上系统，分析了龙腾C2处理器的体系结构，并在此基础上得出了龙腾C2 Cache的设计要求。 2．分析了龙腾C2 Cache的体系结构、功能要求及时序与控制问题。详细论述了龙腾C2 Cache的实现和优化。最后介绍了龙腾C2 Cache在芯片中的物理布局。 3．在龙腾C2 Cache的基础上，对动态可配置分离Cache的配置原则、配置参数、配置算法和组织参数等相关问题进行了分析和研究。设计了一种动态可配置分离Cache。 4．在龙腾S2验证平台上，对动态可配置分离Cache进行了建模、仿真与性能参数提取。并在龙腾S2的综合环境与约束条件下，对动态可配置分离Cache的命中时间进行了评估和优化。仿真与评估结果表明，与龙腾C2 Cache相比，该动态可配置分离Cache的命中时间没有增加且命中率高于龙腾C2Cache，提高了龙腾C2处理器的性能。

目录

文摘

英文文摘

西北工业大学学位论文知识产权声明书及西北工业大学学位论文原创性声明

第一章绪论

1.1研究背景

1.2国内外研究现状

1.3论文工作

1.4论文结构

第二章龙腾S2系统及其处理器内核

2.1 PC104嵌入式应用背景

2.2龙腾S2工控系统介绍

2.3龙腾C2处理器系统结构概述

2.3.1寄存器概述

2.3.2存储空间与I/O空间的组织

2.3.3指令集概述

2.3.4功能单元描述

2.3.5流水线划分

2.3.6控制方式

2.4 Cache设计应重视的特征和需满足的要求

第三章龙腾C2 Cache的设计与实现

3.1龙腾C2 Cache的体系结构概述

3.2龙腾C2 Cache功能描述

3.3龙腾C2 Cache的时序与控制

3.3.1时序设计

3.3.2控制状态定义

3.4龙腾C2 Cache对流水线相关问题的处理

3.4.1 Cache对流水线的阻塞

3.4.2 Cache对流水线读写相关的解决

3.4.3 Cache对流水线控制相关的处理

3.5龙腾C2 Cache的实现与优化

3.5.1 Cache模块划分

3.5.2 Cache memory的组织与实现

3.5.3关键路径分析

3.5.4 Cache关键路径优化

3.5.5 Cache模块与其他模块之间的优化

第四章动态可配置分离Cache的分析与设计

4.1配置原则

4.2配置参数

4.3配置算法

4.4组织参数

4.5替换机制

4.6写策略

4.7一种动态可配置分离Cache结构

第五章动态可配置分离Cache的仿真验证与综合

5.1动态可配置分离Cache的仿真验证

5.1.1验证技术概述

5.1.2基于软件仿真器的仿真验证

5.1.3硬件原型验证

5.1.4验证结果

5.2动态可配置分离Cache的综合

5.2.1综合的基本概念

5.2.2动态可配置分离Cache综合优化的必要性

5.2.3动态可配置分离Cache的综合优化

5.3结论

第六章结束语

参考文献

硕士期间发表的论文和参加的科研工作

论文发表情况

科研工作

致谢