嵌入式128Kb SRAM的研究与设计

摘要

随着微电子技术水平的不断提高,SRAM呈现出更高集成度、更快速及更低功耗的发展趋势.近年来,集成SRAM的各种系统芯片已屡见不鲜,它们在改善系统性能、提高芯片可靠性、降低成本与功耗等方面都起到了积极的作用.该文主要针对应用于MCU的嵌入式128Kb静态存储器的设计进行了详细的阐述.文章结合存储单元静态噪声容限(SNM)及软误差率(SER)的分析,对静态六管单元进行了优化设计,在保证缩小芯片面积(存储单元的尺寸为:10.8×14.8um<'2>的同时提高了存储单元的工作稳定性(SNM<,6T>=713mv).设计中采用了存储陈列划分、分级字线以及CMOS正反馈差分读出放大器等先进技术,读写速度可达到20ns.并且由于采用阵列划分技术,电路功耗减小为传统设计的1/8.芯片采用0.6um CMOS硅栅双阱双层多晶双层铝互连的制造工艺,芯片尺寸为:6.31×4.57mm<'2>.SRAM的字长可在×8b、×16b、×32b间自行配置,方便了用户的使用.

目录

文摘

英文文摘

独创性声明

第一章绪论

1.1课题的来源及研究意义

1.2半导体存储器的特点及分类

1.3 SRAM的发展趋势

1.4课题的主要工作及技术要点

第二章SRAM的电路设计

2.1设计要求

2.2存储单元的研究

2.3灵敏放大单元的研究

2.4分级字线的研究

2.5可配置性的实现

2.6时钟产生电路

2.7位线结构

2.8控制逻辑

2.9小结

第三章SRAM的版图设计

3.1工艺介绍

3.2版图的设计方法与策略

3.3版图设计流程

3.4版图的验证

3.5小结

第四章SRAM的仿真

4.1仿真模式的选择

4.2仿真流程

4.3激励文件的产生

4.4加快仿真速度的一些方法

4.5 SRAM的仿真结果

4.6小结

第五章SRAM在RISC中的应用

结束语

研究生期间发表的论文

参考文献

致谢