JPEG2000中码率控制算法研究及硬件实现

摘要

JPEG2000是新一代静止图像压缩标准,由于其优异的压缩特性,应用领域越来越广泛。码率控制是JPEG2000编码的重要过程,其算法的优劣直接决定着整个编码效率的高低和压缩图像质量的好坏。因此,研究并提出适合于硬件实现的高效码率控制算法,以减少编码时间和存储资源,对于JPEG2000发展和应用都具有重要的现实意义。 首先,本文介绍了JPEG2000标准中主要编码过程,在课题组已完成工作的基础上,本文软件实现JPEG2000核心处理算法编码和解码,为实现JPEG2000码率控制奠定了坚实的基础。 接着,在充分分析已有的码率控制算法基础上,本文提出了一种适合于硬件实现的码率控制新算法,其控制精度接近JPEG2000标准推荐的PCRD算法,而大大提高编码效率,降低编码计算冗余。通过软件验证,在甚低码率情况下,编码通道数减少90％以上。 然后,根据提出的新算法,本文完成码率控制系统的VLSI结构设计。详细设计了码率控制系统的硬件结构,编写码块字节预分配、Tierl编码器和通道斜率计算与调整等关键模块的Verilog代码,完成了功能仿真和时序仿真。 最后,为了对码率控制系统进行FPGA验证,设计了一种软硬协同工作的验证系统。硬件完成Tierl编码和码率控制,软件完成小波变换、Tierl解码、小波逆变换及串口收发等功能。通过原始图像和重构图像质量(PSNR)的比较,最终得到码率控制效果。

目录

文摘

英文文摘

声明

1.绪论

1.1论文研究背景及意义

1.2论文内容和研究现状

1.3论文结构安排

2.JPEG2000标准及码率控制算法研究

2.1JPEG2000编码系统概述

2.1.1预处理

2.1.2核心处理

2.1.3码率控制

2.1.4分层码流组织

2.2JPEG2000核心处理算法软件实现

2.3JPEG2000码率控制算法研究

2.3.1JPEG2000码率控制算法的研究现状

2.3.2率失真优化算法

2.3.3新的码率控制算法

2.3.4算法性能分析与比较

2.4本章小结

3.码率控制系统的硬件结构设计

3.1硬件整体结构设计

3.2控制器单元设计

3.2.1总控单元设计

3.2.2码率控制器设计

3.3码块字节分配模块设计

3.3.1子带及码块扫描顺序

3.3.2子带信息RAM设计

3.3.3码块数据缓存模块设计

3.3.4码块字节预分配模块设计

3.4Tier1编码器设计

3.4.1位平面编码器硬件结构设计

3.4.2算术编码器硬件结构设计

3.5码率控制模块设计

3.5.1斜率计算单元设计

3.5.2斜率调整单元设计

3.5.3动态门限生成单元设计

3.6码流截断模块设计

3.6.1率失真信息数据表格式

3.6.2码流截断过程设计

3.7本章小结

4.软硬协同工作的码率控制验证系统设计

4.1验证系统的整体方案设计

4.1.1验证系统结构设计

4.1.2关键芯片介绍

4.2串口收发系统的软硬件实现

4.2.1串口收发系统的FPGA实现

4.2.2串口收发系统的软件实现

4.2.3串口收发系统验证

4.3码率控制验证系统设计

4.4本章小结

5.仿真与试验结果

5.1码块字节分配模块的仿真结果

5.1.1码块数据缓存模块仿真结果

5.1.2码块字节预分配模块时序仿真结果

5.1.3码块字节分配模块的仿真结果

5.2Tier1编码器仿真与测试结果

5.2.1位平面编码器仿真结果

5.2.2算术编码器仿真结果

5.2.3Tier1编码器测试结果

5.3斜率计算调整模块仿真结果

5.3.1斜率计算单元仿真结果

5.3.2斜率调整单元仿真结果

5.4本章小结

6总结和展望

6.1总结

6.2展望

致谢

参考文献