SDH中E1/STM-1复用与解复用系统设计

摘要

同步数字系列（SynchronousDigitalHierarchy，简称SDH）是一种有机地结合了高速大容量光纤传输技术和智能网技术的新型传输体制。由于SDH传输体系中，协议与结构比较繁琐，而且有指针、开销等复杂的信息处理过程，如何通过合理、高效的电路设计，形成一个完整的SDH系统，并实现ITU-T建议的各项功能，同时满足各项技术指标，是通信系统设计中面临的主要问题之一。
　　 论文选取SDH传输体系中基本传输速率E1(2.048Mbit/s)的映射复用路线，以AlteraCycloneⅢ系列EP3C25Q240C8FPGA器件为载体，设计一种将E1映射复用进STM-1，再解复用解映射恢复出原来信号的方案。首先，从系统的角度进行功能划分和模块划分，总体分为复用和解复用两大部分，包括映射、解映射、指针定位、指针恢复、同步复用、同步解复用、高阶复用和高阶解复用等八大单元电路，共六层设计。接着，通过Verilog硬件描述语言编写各个电路模块的程序代码，应用了特定时钟域指针采样技术、倍频技术、异步FIFO、乒乓操作、帧同步技术、并行扰码技术、状态机等关键技术，着重研究了E1_VC-12映射/解映射子系统中正/零/负码速调整模块的设计。然后，在QuartusⅡ9.0中进行功能仿真、综合、布局布线、时序仿真，直至各部分功能分别实现。最后，将设计好的文件下载到FPGA开发板上，通过误码测试仪(ANT-5)进行特殊字节的验证以及传输性能的测试，各项参数指标达到了预期的目标，效果也比较好，验证了设计方案的可行性。
　　 这个可重复使用、可移植的E1/STM-1复用与解复用硬件模块，减少了逻辑单元的使用量，降低了数据处理的延时，提高了系统性能，为SDH传输系统中处理更复杂的信息奠定了基础。

目录

声明

摘要

1 绪论

1.1 研究背景及国内外发展现状

1.2 研究意义

1.3 技术路线

1.4 研究任务及内容安排

2 E1/STM-1复用解复用系统的总体设计方案

2.1 SDH技术

2.1.1 SDH技术背景和特点

2.1.2 SDH的帧结构

2.1.3 SDH的映射复用结构

2.2 E1/STM-1复用解复用系统的总体设计方案

2.2.1 复用路径

2.2.2 系统体系结构

2.2.3 具体方案拟定

2.3 本章小结

3 E1_VC-12映射/解映射的电路设计

3.1 HDB3编解码模块

3.1.1 HDB3编解码建模

3.1.2 时序仿真波形

3.2 正/零/负码速调整模块

3.2.1 正/零/负码速调整原理及相关参数的设定

3.2.2 正/零/负码速调整模块

3.2.3 正/零/负码速恢复模块

3.3 低阶映射解映射模块

3.3.1 虚容器VC-12的结构

3.3.2 低阶映射模块的设计

3.3.3 低阶解映射模块的设计

3.4 串/并转换、并/串转换模块

3.4.1 串/并转换模块

3.4.2 并/串转换模块

3.5 本章小结

4 同步复用/解复用的电路设计

4.1 定位模块

4.1.1 定位的过程

4.1.2 指针定位模块的设计

4.1.3 指针恢复模块的设计

4.2 同步复用模块

4.2.1 同步复用的过程

4.2.2 同步复用模块的设计

4.2.3 同步解复用模块

4.3 高阶通道开销

4.3.1 虚容器VC-4的结构

4.3.2 高阶通道开销插入模块的设计

4.3.3 高阶通道开销抽取电路的设计

4.4 本章小结

5 高阶复用/解复用的电路设计

5.1 指针调整解释模块

5.1.1 管理单元指针AU-4

5.1.2 指针调整模块的设计

5.1.3 指针解释模块的设计

5.2 段开销插入模块

5.2.1 段开销字节

5.2.2 段开销插入模块的电路设计

5.2.3 段开销抽取模块的电路设计及仿真验证

5.3 帧同步检测

5.4 并行扰码/解扰

5.4.1 并行扰码/解扰技术

5.4.2 并行扰码/解扰模块的功能仿真

5.5 本章小结

6 实验

6.1 系统调试

6.2 系统传输质量测试

6.3 本章小结

7 总结与展望

7.1 全文总结

7.2 展望

致谢

参考文献

攻读硕士学位期间发表论文