数字脉压与恒虚警检测器的FPGA实现

摘要

近年来，CPLD/FPGA技术迅速发展，己经成为实现数字信号处理的重要技术之一。本文讨论的就是应用FPGA实现两个数字信号处理模块，它们分别是数字脉冲压缩系统与选大恒虚警检测器。在第一部分中，首先说明了数字脉压技术是现代雷达中重要的信号处理技术之一，而FFT变换模块则是硬件实现脉压技术的核心部分；然后介绍了FFT的基本知识以及基于FPGA IP cole实现的数字脉压的详细设计方案，并给出了设计的仿真结果、仿真波形以及与软件仿真结果的对比，最后给出了设计的优化建议。第二部分，首先也是说明了CFAR(Constant FalseAlarm Rate)检测器是雷达信号检测领域的一个重要组成部分，并从理论上阐述了多种恒虚警检测器的实现方法，然后给出了一种利用FPGA来实现GO-CFAR检测器的方案，并介绍了CFAR检测器各个模块的设计和实现。

目录

文摘

英文文摘

创新性声明及关于论文使用授权的说明

第一章绪论

1.1引言

1.2论文的主要工作及内容安排

1.2.1论文的主要工作

1.2.2论文内容安排

第二章数字脉冲压缩的基本原理及其实现方法

2.1数字脉冲压缩及其实现方法

2.1.1数字脉冲压缩的定义及优点

2.1.2数字脉压的实现方法

2.2 FFT的基本原理与算法设计

2.2.1快速傅立叶变换

2.2.2傅立叶变换快速算法硬件实现的选择

2.3专用FFT处理器硬件结构的选择

2.3.1递归结构

2.3.2级联结构

2.3.3并行结构

2.3.4阵列结构

2.3.5总结

2.4本章小节

第三章基于FPGA的数字脉压系统的设计与实现

3.1数字脉压的总体设计及其各个模块的实现

3.1.1 Virtex-Ⅱ系列芯片

3.1.2数字脉压的总体设计

3.1.3快速傅立叶正变换与反变换的实现

3.1.4滤波器的设计与实现

3.2数字脉压的仿真验证及其性能分析

3.2.1数字脉压的仿真方法及其仿真结果

3.2.2数字脉压系统的性能分析

3.3设计优化建议

3.4本章小结

第四章恒虚警检测器

4.1恒虚警的概念

4.1.1发现概率与虚警概率

4.1.2恒虚警

4.2恒虚警检测器

4.2.1均值类恒虚警检测器

4.2.2有序统计量类恒虚警检测器

4.2.3两个改进方案

4.3常见恒虚警检测器的性能比较

4.4本章小结

第五章GO-CFAR检测器的FPGA实现

5.1选大恒虚警检测器的设计与实现

5.1.1数据相关性

5.1.2选大恒虚警的设计与实现

5.2恒虚警检测器的仿真验证及其性能分析

5.2.1选大恒虚警检测器的仿真方法及其仿真结果

5.2.2选大恒虚警检测器的性能分析

5.3设计优化建议及其进一步的工作

5.4本章小结

第六章结束语

致谢

参考文献

在读期间研究成果