基于DSP的嵌入式视频压缩硬件平台的设计与实现

摘要

在某些数字视频监控场合，用户希望能通过PSTN或者GPRS无线网络来传送视频编码数据，这需要高效的低比特率视频压缩算法对视频图像进行压缩。 本文设计并实现了一个基于DSP的低比特率视频压缩硬件平台。论文首先针对视频ADC芯片SAA7111输出信号的特点，设计了一种能保证图像帧完整性的乒乓帧缓存用于采集和缓存图像数据，并用VHDL语言实现了乒乓帧缓存，且进行了功能仿真。功能仿真证明，乒乓式缓存可以很好的实现图像数据的帧缓存。然后，论文重点介绍了DSP处理器的硬件设计，对如何设计DSP的最小系统，如何进行SDRAM、FLASH外部存储器扩展，以及如何对其它片上外设进行设计等都进行了详细介绍。论文还对高速DSP电路板设计的几个问题进行了总结。论文的最后，简单介绍了DSP集成开发环境CCS2．0的功能特性，并给出了部分程序设计思路。

目录

文摘

英文文摘

声明

第一章绪论

1.1选题目的及研究内容

1.2国内外研究现状

1.2.1视频图像编码技术的发展

1.2.2低比特率视频图像压缩标准

1.2.3视频图像编码卡的种类

1.3本文主要工作及内容安排

第二章系统方案设计

2.1视频信号的数字化

2.2 DSP处理器简介

2.3硬件平台方案设计

2.3.1系统功能结构框图

2.3.2系统硬件结构图

第三章图像采集和帧缓存的实现

3.1 SAA7111功能特性

3.1.1 SAA7111简介

3.1.2 SAA7111工作流程

3.1.3 SAA7111控制寄存器

3.1.4 SAA7111典型时序

3.2乒乓式缓存的设计与实现

3.2.1地址计数器的设计

3.2.2乒乓操作简介

3.2.3乒乓式缓存的实现

3.3功能仿真

3.3.1地址计数器模块仿真

3.3.2乒乓式缓存功能仿真

第四章DSP的硬件设计

4.1 TMS320VC5509A简介

4.2 DSP最小系统设计

4.3 DSP外部存储器接口设计与应用

4.3.1 EMIF功能简介

4.3.2存储空间映射

4.3.3异步存储器连接

4.3.4同步动态存储器连接

4.4片上外设的设计与应用

4.4.1时钟发生器

4.4.2 DMA控制器

4.4.3 McBSP

4.4.4 I2C总线

4.5 DSP电路板设计

第五章CCS2.0简介及DSP程序设计

5.1 CCS2.0简介

5.1.1 CCS2.0代码生成工具

5.1.2程序调试工具

5.1.3 DSP/BIOS插件

5.1.4硬件仿真和实时数据交换

5.2 DSP程序设计

5.2.1 I2C程序设计

5.2.2 McBSP程序设计

5.2.3 EMIF并行加载设计

结束语

致谢

参考文献

研究成果

附录 硬件压缩平台实物图