基于DSP的嵌入式系统中智能串口和1553总线扩展的设计与实现

摘要

本文论述了基于DSP的嵌入式系统中智能串口和1553总线扩展的研究与实现。在硬件设计方面，首先研究了TMS320C6713 DSP处理器的芯片架构及应用开发实例，详细地论述了DSP扩展模块的硬件电路设计。然后通过研究通用UART芯片SC16C654的FIFO功能，围绕DSP和单片机进行了智能串口的硬件设计。最后，在研究EP—H315801553总线芯片的基本功能和读写时序的基础上，完成了1553总线模块的硬件设计。在软件设计方面，首先进行了智能串口的数据通信协议设计，并围绕协议进行了软件设计。然后设计了DSP初始化模块的相关程序，并完成了扩展存储器的软件测试。最后进行了1553总线的联机调试。 本文提出的智能串口协议及软硬件实现方法同样可以应用于要求较大缓冲容量的串口扩展系统。同时为1553总线的嵌入式系统设计提出了一种新的应用方案。

目录

文摘

英文文摘

声明

第1章绪论

1.1研究背景

1.2国内外研究现状

1.3论文的主要工作

1.4开发工具

第2章DSP技术及开发流程

2.1 DSP技术的发展与现状

2.2 DSP的特点及基本结构

2.3 DSP系统的软硬件开发流程

第3章系统硬件电路设计

3.1 DSP扩展模块硬件电路设计

3.1.1 DSP扩展总体结构

3.1.2 TMS320C6713概述

3.1.3 DSP复位电路设计

3.1.4 DSP设备配置

3.1.5 PLL滤波电路设计

3.1.6 FLASH存储器扩展

3.1.7 SDRAM存储器扩展

3.1.8 DSP的JTAG电路设计

3.2智能串口模块硬件电路设计

3.2.1智能串口总体结构

3.2.2单片机及硬件电路扩展

3.2.3串口交互硬件电路设计

3.2.4 SC16C654及硬件电路设计

3.2.5串口光电隔离电路设计

3.2.6串口电平转换电路设计

3.3 1553总线协议及电路设计

3.3.1 1553总线简介

3.3.2 EP-H31580功能介绍

3.3.3 EP-H31580读写时序分析

3.3.4 EP-H31580硬件电路设计

第4章系统软件设计及测试

4.1智能串口模块协议设计及软件实现

4.1.1智能串口协议设计

4.1.2 DSP发送数据流程

4.1.3单片机发送数据流程

4.1.4单片机接收数据流程

4.1.5 DSP接收数据流程

4.2 DSP扩展模块软件测试

4.2.1 PLL倍频设计

4.2.2 EMIF初始化设置

4.2.3 FLASH存储器软件测试

4.2.4 SDRAM存储器软件测试

第5章结论与展望

致谢

参考文献

在读期间的研究成果