基于DSP和1553B总线的嵌入式系统的设计与实现

摘要

本文主要从硬件和软件设计方面阐述了基于DSP和1553B总线接口的嵌入式系统的设计与实现。首先阐述了系统的硬件设计方案，包括DSP、CPLD、1553B总线接口、A/D、D/A、开关量输入/输出、定时器、脉冲输入和外部中断的实现；然后介绍了CPLD内部逻辑的设计过程；接下来详细叙述了1553B总线RT模式的实现和测试过程；最后对系统其他模块的软件设计与实现进行了研究。 本系统将DSP强大的数据处理能力、CPLD的灵活性和1553B总线的分布处理、集中控制和实时响应的特点相结合，具有系统集成度高、处理速度快以及较强的通用性和可扩展性。该设计方案为基于DSP的嵌入式系统和1553B总线接口适配器的深入研究，提供了一种通用可行的解决方案。

目录

文摘

英文文摘

声明

第1章 绪论

1.1引言

1.2本论文的主要内容

1.3开发工具

1.4相关技术

1.5本章小结

第2章 系统硬件电路的设计

2.1系统整体设计方案

2.2 DSP部分的设计

2.3 CPLD部分的设计

2.4 1553B总线接口设计

2.5 A/D和D/A模块的电路设计

2.5.1 A/D模块设计

2.5.2 D/A模块设计

2.6系统其他模块的电路设计

2.6.1开关量输入模块设计

2.6.2开关量输出模块设计

2.6.3定时器、脉冲输入和外部中断模块的设计

2.7本章小结

第3章 CPLD逻辑电路设计

3.1 CPLD控制逻辑的整体设计

3.2译码和复位逻辑的实现

3.3 1553B总线模块的逻辑控制

3.4系统其他模块的逻辑控制

3.4.1 A/D和D/A的逻辑控制

3.4.2开关量输入/输出模块的逻辑控制

3.4.3 4路外部中断的选择逻辑

3.4.4脉冲输入模块的逻辑控制

3.5本章小结

第4章 1553B总线接口的实现

4.1 RT模式下的Description Block

4.2 EP-H31580 RT模式的实现

4.2.1 EP-H31580 RT模式的配置

4.2.2 EP-H31580 RT模式的数据接收函数

4.3 EP-H31580的测试

4.3.1 EP-H31580与TMS320C6713的通讯

4.3.2 EP-H31580 RT模式下与EP-H6273的通讯

4.4本章小结

第5章 系统的软件设计与实现

5.1 DSP系统的初始化

5.2中断的实现

5.3系统定时器的实现

5.4 A/D和D/A软件实现

5.5开关量输入/输出的软件实现

5.6本章小结

第6章 结论与展望

附录

致谢

参考文献

论文研究成果