基于网络处理器的介质交换控制总线接口研究与设计

摘要

随着信息技术的不断发展，需要能够提供包括话音，数据和多媒体等各种业务的综合业务网络。随之而来的是对网络设备的处理速度和能力的更高要求，因此网络处理器已成为未来发展的趋势。网络处理器与外部MAC的通信依赖于总线接口部件，开发高性能的网络接口部件已成为制约网络处理器器性能的瓶颈。 本论文来源于所在实验室的“高性能网络处理器的研究设计”的项目，主要研究设计网络处理器与外部设备的介质交换接口单元部件。该接口单元的主要功能在于实现获取外部MAC的发送/接收就绪标志；对外部设备的流量控制；多个网络处理器间的通信。主要完成的工作和取得的成果如下：在研究分析了典型商用网络处理器结构并根据网络应用的特点的基础上，得出高性能网络处理器介质交换接口的功能与性能指标需求；着重对介质交换接口单元的的控制模块进行了设计，采用米勒状态机结构设计实现了X-Ready控制总线的指令序列控制器电路；针对高速网络数据处理的要求，设计实现X-Ready总线基于反压机制的流量控制机制；在设计实现的基础上进行了电路仿真与验证，分析结果表明，所设计的电路能够满足系统功能与性能的要求。 本文的研究对网络处理器与外部设备的介质交换接口设计提供了一种实现方式，对于实现高性能的网络处理器总线设计也有较好的参考价值。

目录

文摘

英文文摘

声明

第一章绪论

1.1课题研究背景

1.1.1网络设备的发展

1.1.2总线技术的发展

1.2 国内外研究现状

1.2.1网络处理器

1.2.2总线技术

1.3课题主要研究工作

1.4论文组织结构

第二章网络处理器介质交换接口

2.1网络处理器概述

2.1I 1网络处理器体系结构

2.1.2网络处理器的技术特点

2.1.3网络处理器的应用

2.2典型网络处理器结构

2.2.1典型网络处理器的体系结构

2.2.2典型网络处理器的主要特征

2.3网络介质交换接口的结构

2.3.1介质交换总线接口的结构

2.3.2介质交换总线的工作模式

2.4本章小结

第三章X-Ready总线接口设计实现

3.1介质交换接口控制总线的协议分析

3.1.1介质交换接口控制总线的基本结构

3.1.2总线序列器

3.1.3获取接收/发送就绪标志

3.1.4流量控制

3.1.5多网络处理器间的通信

3.2 X-Ready总线功能要求概述

3.3X-Ready总线设计基本思想

3.4总线功能的时序分析

3.5模块中寄存器的介绍

3.6总线序列器中的指令集

3.7本章小结

第四章总线接口单元的功能仿真

4.1验证的基本概念及常用的方法

4.1.1验证的概念及分类

4.1.2验证与测试的区别

4.1.3常用的验证方法介绍

4.2功能验证特点及实现策略

4.2.1 功能验证

4.2.2实现策略

4.2.3实现方法及工具介绍

4.3模块功能仿真分析

4.3.1 X-Ready总线控制寄存器电路的仿真与分析

4.3.2流控寄存器电路的仿真与分析

4.3.3寄存器组寻址电路的仿真与分析

4.3.4 X-Ready总线指令译码控制模块的仿真与分析

4.4本章小结

第五章结束语

致谢

参考文献

附录A