面向异构FPGA的技术映射方法研究

摘要

为提升现场可编程门阵列(Field Programmable Gate Array,FPGA)的性能,异构技术开始被采用。这就要求电子辅助设计工具必须提供相应的功能来支持异构FPGA的开发。
　　 本文主要研究异构FPGA的技术映射问题并提出了一种解决方案。首先,在设计过程中,利用辅助设计工具来支持模块化的开发,把设计中的部分模块直接映射到FPGA中的硬核电路；其次在寄存器转移级综合阶段,通过电子设计自动化工具识别出可由FPGA内部小规模硬核电路实现的模块,并实现相应的映射；接着在传统的技术映射阶段,设计不同输入规格的查找表用于优化最终电路；最后在布尔匹配过程中,使用SAT(Satisfiability)技术来解决含有宏门的可编程逻辑模块的功能匹配问题。
　　 实验表明,采用异构的查找表来映射电路可以减小关键路径上的时间延迟；通过把可编程逻辑单元的输入划分为等价类,能够有效加快布尔匹配的速度。

目录

文摘

英文文摘

第一章 绪论

1.1 问题的提出

1.2 国内外FPGA的应用现状

1.3 技术映射的相关研究

1.4 工作概要及章节安排

第二章 相关技术

2.1 基于查找表的FPGA

2.1.1 FPGA的基本结构

2.1.2 可编程逻辑模块的基本结构

2.1.3 基于SRAM的编程技术

2.2 异构的FPGA

2.3 FPGA开发的基本流程

2.4 本章小结

第三章 面向异构FPGA的技术映射

3.1 引言

3.2 技术映射基本流程

3.2.1 问题描述

3.2.2 映射过程

3.3 支持异构FPGA的EDA流程

3.4 指令级模块的映射

3.5 结合RTL综合的技术映射

3.6 本章小结

第四章 面向异构查找表的技术映射

4.1 引言

4.2 相关定义和问题描述

4.2.1 相关定义

4.2.2 问题描述

4.3 面向延迟优化的技术映射

4.3.1 标记

4.3.2 映射

4.3.3 面积优化

4.4 本章小结

第五章 基于可满足性的布尔匹配算法

5.1 布尔匹配的概念

5.2 布尔可满足性

5.3 布尔匹配问题转化为可满足性问题

5.3.1 可编程逻辑块到CNF的转换

5.3.2 布尔匹配问题到可满性问题的转换

5.4 对布尔匹配的改进

5.5 本章小结

第六章 实验结果

6.1 实验环境

6.2 映射到不同规格查找表的实验

6.3 布尔匹配算法实验

6.4 实验结论

第七章 结论

7.1 结论

7.2 下一步的工作

致谢

参考文献

作者在读期间研究成果