基于MPEG-4的多路视频编码系统研究与开发

摘要

数字视频的数据量通常很大而不便于存储和传输。因此对数字视频数据进行压缩，以压缩编码的形式存储和传输，有着重要的研究、应用价值和迫切的现实需求。 本文根据项目技术要求及多路视频编码系统的特点，提出和采用了以VW2010为核心的实时硬件编码方案，并实现了基于FPGA的多路TS码流合成功能。通过选择以ARM芯片LPC2214作为系统主控制器，结合FPGA内部的ARM/Intel时序模式转换电路，实现了VW2010及其外围电路的初始化、配置与控制，给出了各子模块的电路设计，并完成了相应的原理图和印刷电路版图设计。在分析VW2010与主控芯片通信机制的基础上，编写了FLASH驻留数据的下载程序、针对VW2010的微代码加载程序与TS引导配置程序。最后详细介绍了码流合成单元的PSI过滤、PAT和PMT重建以及PCR校正等模块的具体设计与实现，并利用Modelsim6.2b软件对各关键功能模块进行了仿真和验证。 仿真和调试结果表明，该系统满足项目要求，实现了视频信号MPEG-4标准编码的TS码流输出，并得到了六路TS数据的合成码流，从而证明本文所提出的设计方案、方法和结果的可行性和实用性。

目录

文摘

英文文摘

声明

第一章绪论

1.1论文背景及意义

1.2视频编码标准发展现状

1.2.1 H.26x标准

1.2.2 MPEG-x标准

1.3本文的主要工作与内容安排

第二章MPEG-4编码标准及码流合成相关理论研究

2.1视频编码基本原理和方法

2.1.1视频编码基本原理

2.1.2视频编码基本方法

2.2 MPEG-4编码标准

2.2.1 MPEG-4概述

2.2.2 MPEG-4核心思想

2.2.3 MPEG-4分层描述结构

2.2.4基于VOP的编码

2.3码流合成相关理论概述

2.3.1基于TS的码流合成

2.3.2 TS(传输流)的语法结构

2.3.3 PSI(节目特殊信息)

2.3.4 PCR(节目参考时钟)

第三章系统总体方案设计

3.1项目需求分析

3.2系统方案设计

3.2.1编码标准选择

3.2.2编码方案选择

3.2.3码流合成方案设计

3.2.4主控芯片选择

3.2.5系统结构设计

3.3具体芯片选型

3.3.1编码芯片VW2010

3.3.2Host主控芯片LPC2214

3.3.3码流合成FPGA

3.3.4其他芯片选择

3.4开发环境的选择

第四章系统硬件设计与实现

4.1硬件系统结构

4.2电源电路与复位电路设计

4.2.1电源电路设计

4.2.2复位电路设计

4.3音视频A/D采样电路设计

4.3.1音频A/D采样电路

4.3.2视频A/D采样电路

4.4 VW2010及外围电路设计

4.4.1 VW2010引导模式

4.4.2 HIU接口设计

4.4.3 CDO/CDI接口设计

4.4.4 VW2010外扩SDRAM设计

4.5 FPGA外围电路设计

4.5.1 JTAG配置及编程接口电路

4.5.2 FPGA配置芯片EPCS16

4.6 ARM及外围电路设计

4.6.1 ARM外扩存储器接口设计

4.6.2 GPIO(通用输入/输出口)和I2C接口

4.6.3 RS422/RS232电路设计

4.6.4 ARM时钟及JTAG调试电路

4.7系统硬件设计注意事项

第五章系统软件设计及码流合成的实现

5.1软件基本流程

5.2配置数据下载程序设计

5.3 VW2010程序设计

5.3.1 VW2010与Host的通信机制

5.3.2 Intel模式下的时序转换

5.3.3 VW2010微代码下载和配置

5.4外部命令处理

5.5码流合成的设计

5.5.1码流合成实现流程

5.5.2 PAT和PMT的重建

5.5.3 PCR校正

5.6码流合成的仿真

结束语

致谢

参考文献

在读期间研究成果