基于OFDM的高速数据通讯接口同步技术研究与实现

摘要

传统的航空1553B总线已经不能满足近代设备高速通信的要求，因此在原有的1553总线基础上开发高速数据通讯接口具有重要的现实意义与研究价值。该总线接口以OFDM技术为核心，但是OFDM系统对同步偏差很敏感，为了保证系统的正常工作，必须保证系统严格同步。
　　 本文首先介绍了OFDM原理，分析了各种同步偏差对OFDM系统的影响，并针对不同的同步偏差给出了相应的同步方案；其次分析了高速数据通讯接口的物理层传输标准和系统信道特性，在此基础上给出了本系统的具体方案实现；第三以本系统为平台仿真了同步偏差对系统性能的影响，据此提出了本系统的同步方案，并进行性能仿真。第四在FPGA平台上实现了该系统的符号同步模块硬件，采用流水线技术提高同步稳定性，仿真结果表明该同步模块不仅完成了符号定时的功能，而且递归算法的运用也节约了大量的硬件资源。最后对全文进行了总结并展望了下一步的工作。

目录

文摘

英文文摘

声明

第一章绪论

1.1论文的研究背景和选题意义

1.2 OFDM同步技术简介

1.3本文的研究内容及章节安排

第二章OFDM系统模型及关键技术

2.1 OFDM系统的基本模型

2.2 OFDM系统的基本实现及相关技术

2.2.1 OFDM系统的基本实现

2.2.2实现中的关键技术

第三章 OFDM同步技术及同步误差分析

3.1各种同步误差对OFDM系统性能的影响

3.1.1载波偏差对系统性能的影响

3.1.2采样时钟偏差对系统性能的影响

3.1.3符号定时偏差对系统性能的影响

3.2 OFDM系统同步方案

3.2.1 OFDM系统同步过程

3.2.2载波同步

3.2.3样值同步

3.2.4符号同步

第四章系统的同步方案

4.1 1553总线系统的特性

4.1.1频谱兼容性分析

4.1.2高速数据通讯接口OFDM物理层

4.1.3高速数据通讯接口信道特性

4.1.4高速数据通讯接口参数设计

4.2系统同步方案

4.2.1同步框图

4.2.2符号同步

4.2.3采样时钟补偿

4.3系统性能理论仿真分析

4.3.1符号定时偏差对系统性能影响的理论仿真

4.3.2采样时钟偏差对系统性能影响的理论仿真

4.4实际系统性能测试

4.4.1不同信噪比下同步的性能

4.4.2采样时钟偏差下的系统性能

第五章系统符号同步的FPGA实现

5.1硬件实现的框图

5.2硬件具体实现

5.2.1代价函数的计算

5.2.2输出同步脉冲

5.3系统资源占用情况

5.3.1算法的复杂度

5.3.2资源占用情况

5.4系统实现的难点

5.4.1全局时钟结构

5.4.2同步电路结构

5.4.3流水线结构

5.5系统性能测试

5.5.1 Matlab下的仿真结果

5.5.2 Modelsim下的仿真结果

5.5.3 Signaltap采集的实际系统数据

5.5.4示波器采集的实际系统数据

第六章总结与展望

6.1总结

6.2进一步工作的展望

致谢

参考文献

硕士期间的研究成果