多核处理器高性能ALU单元设计研究

摘要

算术逻辑部件(ALU)作为微处理器中最重要和最常用的运算部件之一，它的速度和功耗对整个微处理器性能具有重要的影响。本文深入研究了ALU的结构和核心加法器原理，根据网络处理器中微处理器的特点，实现了一种应用于微引擎的32位ALU部件。该ALU支持32位微引擎的所有逻辑运算和算术运算指令。通过采用全定制设计方法，在算法、电路、版图等各个层次分别进行设计优化，使ALU的性能得到提升。
　　 通过对现有ALU结构和加法器原理进行分析研究，在普通并行前缀加法器基础上进行改进，采用不等位分组实现进位的方法，即在组内采用并行前缀进位、组外采用串行进位的方法实现加法器进位。
　　 为了降低电路的晶体管数量，减小芯片面积，采用传输管逻辑作为ALU的电路实现方式，并通过理论计算和Spice仿真两种方式对关键路径的参数进行优化。用Hspice在频率为500MHz，电源电压为2.5V的条件下进行仿真，延时为0.84ns，平均功耗为40mw，晶体管数量为5008。
　　 在0.25μm工艺的典型条件下，借助Calibre完成ALU全定制版图物理检查及寄生参数提取。用Hspice仿真所实现版图的关键路径延时为1.1ns，平均功耗为48mw，版图面积为0.054mm2。

目录

文摘

英文文摘

声明

第一章 绪论

1.1课题研究背景

1.2国内外相关研究

1.3论文来源及主要工作

1.4本文结构

第二章ALU相关技术研究

2.1 ALU的结构及分类

2.2核心加法器的算法研究

2.2.1基本的加法器原理

2.2.2串行进位加法器(CRA)

2.2.3跳跃进位加法器(CKA)

2.2.4进位选择加法器(CSA)

2.2.5超前进位加法器(CLA)

2.2.6并行前缀加法器(Prefix)

2.2.7加法器性能比较

2.3移位器的算法

2.3.1基于多路选择开关的移位器结构

2.3.2桶形移位器

2.3.3对数移位器

2.4本章小结

第三章ME中ALU电路的设计与性能优化

3.1 ALU在ME中的位置与功能

3.1.1 ME的结构与功能

3.1.2 ME中ALU的功能与指令描述

3.2 ALU的整体电路结构

3.3 ALU核心运算电路的设计

3.3.1加法器的优化

3.3.2逻辑操作实现

3.3.3移位寄存器实现

3.4功能仿真与性能分析

3.5本章小结

第四章ALU版图检查及后仿真评估

4.1微处理器版图设计特点

4.2 ALU单元版图的实现

4.3 ALU版图检查

4.3.1 DRC检验

4.3.2 LVS检查

4.4版图仿真结果分析

4.4.1后仿真的流程

4.4.2寄生效应对版图性能的影响

4.4.3版图后仿真结果

4.5本章小结

第五章 结束语

5.1全文工作总结

5.2未来工作展望

致谢

参考文献

研究成果