基于PowerPC体系结构的向量整数单元设计与实现

摘要

本文重点研究了X型处理器的向量运算单元的体系结构要求，完成了向量整数单元的结构设计及方案确定，并重点对向量简单定点单元和向量复杂定点单元的关键模块电路进行了设计与验证。
　　 本文设计的向量整数单元是向量单元的子单元，作为X型处理器运算单元的扩展单元，负责处理宽位定点数据。在充分理解PowerPC体系结构的前提下，对向量定点单元进行了全定制设计，完成了向量简单定点单元中的四个动态运算逻辑模块设计、动态逻辑的时钟产生电路的设计；完成了向量复杂定点单元的Booth模块、部分积压缩电路、最终全加电路模块设计。通过仿真验证，对全加电路进行了对比分析，采用超前进位选择加法器电路代替超前进位加法器。使用Verilog-XL、NC-Verilog对所设计的单元模块进行了功能仿真验证，使用Hspice对向量定点单元中关键模块、关键电路进行了延时分析、功耗测量。芯片使用0.13μm工艺实现，版图设计完成之后，对所设计的向量定点单元使用NanoSim进行后端仿真。
　　 本文完成了X型处理器的向量整数单元关键模块电路的全定制设计，并对设计结果进行了功能仿真验证和设计优化，最后结果表明，本课题的设计能够较好地完成项目的具体要求。

目录

文摘

英文文摘

第一章 绪论

1.1 题目来源及背景

1.2 国内外同类课题研究现状

1.3 本课题的研究内容

1.4 本课题采用的设计方法

第二章 向量整数单元结构

2.1 POWERPC体系结构

2.2 向量整数单元的结构、流水线

2.3 指令集

2.3.1 向量简单定点单元

2.3.2 向量复杂定点单元

第三章 向量简单定点单元

3.1 向量简单定点单元设计

3.1.1 向量简单定点单元结构

3.1.2 动态电路加法算法

3.1.3 四位加法电路设计与实现

3.1.4 向量简单定点单元加法电路设计与实现

3.2 减法电路设计与实现

3.3 时钟电路设计

3.3.1 门控时钟原理

3.3.2 向量简单定点单元时钟设计

3.3.3 延时驱动电路

第四章 向量复杂定点单元

4.1 向量复杂定点单元结构

4.2 BOOTH算法与电路设计

4.2.1 Booth算法原理

4.2.2 延时分析

4.2.3 Booth选择电路设计

4.3 部分积与华莱士压缩

4.3.1 部分积生成

4.3.2 华莱士压缩电路结构

4.3.3 压缩电路设计

4.3.4 压缩电路仿真分析

4.4 全加法器设计

4.4.1 全加器算法

4.4.2 四位全加电路设计与实现

4.4.3 四位加法电路仿真分析

4.4.432位加法电路结构实现

4.4.5 溢出处理

第五章 功能仿真与验证

5.1 验证方案

5.2 基本单元验证

5.2.1 四位超前进位加法器的延时分析

5.2.2 电荷泄漏、电荷分享效应分析

5.2.3 Booth译码器功能验证

5.2.44：2压缩加法器的功能验证

5.3 功能模块验证

5.3.1 加法、减法使能验证

5.3.2 基于字节,基于半字,基于字宽的数据处理验证

5.3.3 结果溢出处理验证

5.4 系统及验证

5.4.1 向量整数单元使能配置验证

5.4.2 向量频率配置验证

5.4.3 向量状态控制寄存器(VSCR)溢出位验证

第六章 后端仿真与分析

6.1 版图的布局规划

6.2 后端仿真分析

6.2.1 后端仿真流程

6.2.2 三种拐点下的时钟波形

6.2.3 动态时钟电路验证

6.2.44：2压缩电路

结束语

致谢

参考文献

研究成果