片上网络中的同步与仲裁技术研究

摘要

随着半导体技术和SoC技术的不断发展，片上系统已经开始朝多核化和异构化的方向发展，而当前片上系统设计所广泛采用的共享总线结构由于时钟问题而逐渐成为制约SoC系统性能的主要瓶颈，已经无法满足大规模片上通信的需要。因此可以借鉴计算机网络的互连概念，把互连网络应用于片上系统，以解决片上组件之间的各种通信问题。片上网络(NOC-Network On Chip)技术因其所具有的高并发性、高可靠性、高重用性等特点被认为是下一代大规模片上多核互连技术。片上网络克服了总线结构可扩展性不足的缺点，为10亿晶体管时代提供了一种可行的片上系统通信机制。本论文主要对片上网络中的同步和仲裁技术进行了系统研究。
　　 本文对片上网络中的同步技术进行了讨论与研究。首先讨论了同步技术中最主要的问题-亚稳态的产生原理；然后研究了双触发器法和异步FIFO等同步技术，并采用开发工具ModelSim6.2和QuartusⅡ，结合硬件描述语言Verilog对基于格雷码的异步FIFO进行了仿真和综合；最后研究了两种全局异步局部同步系统中常见的同步技术一可停时钟技术和本地延迟锁存技术，并对其工作原理和时序进行了分析，同时也给出了具体的电路结构，并对电路进行了仿真验证。
　　 本文的另一个研究重点是片上网络中的仲裁技术。首先介绍了一些传统的仲裁器，如网格、树型、令牌环等；然后针对这些传统仲裁器无法保证顺序仲裁的问题，本文提出了一种新型的顺序仲裁器，并利用Cadence对其进行了仿真验证；最后对静态优先级仲裁器和动态优先级仲裁器进行了研究，分别给出了这两种仲裁器的电路结构，对其中起到识别优先级的优先级模块进行了设计，提出了一种树型的仲裁结构，并使用Cadence软件对动态仲裁器进行了仿真验证。

目录

文摘

英文文摘

第一章 绪论

1.1 论文研究的背景

1.2 同步与仲裁技术的研究意义

1.2.1 同步技术研究的意义

1.2.2 仲裁技术研究的意义

1.3 国内外研究现状

1.4 论文的主要工作和安排

第二章 片上网络系统研究

2.1 NoC的基本概念

2.2 NoC的拓扑结构

2.2.1 网格型拓扑结构

2.2.2 环绕型拓扑结构

2.2.3 环型拓扑结构

2.2.4 树型拓扑结构

2.2.5 蝶网拓扑结构

2.3 路由机制

2.3.1 交换机制

2.3.2 虚通道

2.3.3 路由算法

2.4 异步电路和GALS结构简介

2.4.1 异步电路

2.4.2 GALS

2.5 本章小结

第三章 NOC中的同步技术研究

3.1 亚稳态

3.2 双级触发器法

3.3 异步FIFO同步器

3.3.1 FIFO概述

3.3.2 采用格雷码计数的FIFO设计

3.3.3 FIFO空状态和满状态的判断

3.3.4 异步FIFO的结构

3.3.5 仿真及综合结果

3.4 可停时钟同步器

3.4.1 可停时钟模块

3.4.2 可停时钟时序分析

3.4.3 仿真结果

3.5 本地延迟锁存技术

3.6 本章小结

第四章 NOC中的仲裁技术研究

4.1 无优先级仲裁器

4.1.1 网格仲裁器

4.1.2 树型仲裁器

4.1.3 令牌环型仲裁器

4.1.4 顺序仲裁器

4.2 优先级仲裁器

4.2.1 基于拓扑结构的优先级仲裁器

4.2.2 静态仲裁器

4.2.3 动态仲裁器

4.3 动态仲裁器仿真结果

4.4 本章小结

第五章 结论

致谢

参考文献

研究成果