基于SoC的PCL设计和形式验证

摘要

现代片上系统集成电路芯片的集成度越来越高，芯片的引脚数目也越来越多，有限的芯片引脚需要合理而充分的利用。此外，由于集成电路引脚越来越密集，电路和系统的可测试性急剧下降，边界扫描测试技术在不影响模块正常工作的情况下，极大地提高了芯片的可测试性。本文中设计和实现的端口控制逻辑模块为解决芯片引脚复用和提高芯片的可测试性提供了解决方案。
　　 设计的验证过程也是本文的另外一个重点。形式验证由于不需要搭建测试平台、也不需要编写测试例，可以节约验证成本，极大地加速了SoC芯片的验证过程。本论文基于OneSpin工具平台，根据特征检查的形式验证方法，对设计的端口控制逻辑模块进行了验证，经过验证设计模块的功能都达到了设计需求。