基于片上多核系统高速数据交换接口的关键技术研究

摘要

随着网络系统的高速发展，作为网络系统的核心设备网络处理器也得到了高速的发展，高速数据交换接口的性能是网络处理器处理网络数据包和影响网络处理器性能的关键因素之一，而且它和MAC芯片之间的交换接口性能决定着网络处理器最大的数据吞吐能力，所以设计实现网络处理器中高速数据交换接口对于提升整个网络的性能就显得意义特别重大。
　　本文重点研究了网络处理器中高速数据交换接口的几点关键技术的解决方案。为了实现MAC设备与网络处理器之间数据包的高速传输，将不需要微处理引擎处理的数据包净荷部分通过DMA通道存储到片外SDRAM存储器;MAC芯片和网络处理器的通信由于工作频率或者相位的不同，采用双口SRAM存储器作为数据缓存;为了保证发送数据的可靠性，采用两个有效标志位置位的方式确保数据能够高效可靠的发送到外部MAC设备;当高速数据交换接口与外接10/100M的MAC设备进行通信时，采用轮询的方式来获取MAC设备中FIFO数据的就绪状态;当高速数据交换接口与1000M的MAC设备进行通信时，采用主动请求机制接收数据包。
　　对高速数据交换接口采用自顶向下的方法进行具体的设计，通过模块划分完成结构设计，对每个模块的具体特点进行详细描述，使用Verilog硬件描述语言完成高速数据交换接口的RTL级设计。对常用的验证方法进行介绍，并对设计的高速数据交换接口进行功能验证，然后给出适合本设计的验证方案，在此方案的基础上通过对需要验证的各项功能进行一致性对比，通过一套较完善的手段来检查设计的功能正确性。制定了性能评估方案，介绍性能测试的方法，然后对性能测试结果进行评估，最后对高速数据交换接口进行逻辑实现。得到了高速数据交换接口的面积和最大工作频率。

目录

声明

摘要

第一章 绪论

1．1 网络处理器概述

1．2 课题的研究背景及意义

1．3 课题研究内容

1．4 论文的内容和章节安排

第二章 高速数据交换接口的设计背景及技术要点

2．1 网络协议分层结构

2．2 XDNP系统结构

2．3 高速数据交换接口单元的技术要点

2．3．1 直接存取访问

2．3．2 双重有效置位法

2．3．3 数据包缓存单元

2．3．4 就绪轮询控制

2．4 数据包处理流程

2．5 高速数据交换接口的设计要求

2．6 本章小结

第三章 高速数据交换接口的设计

3．1 总体结构设计与模块的划分

3．2 接收和发送缓存

3．3 控制状态寄存器

3．3．1 IX总线接收寄存器

3．3．2 IX总线发送寄存器

3．3．3 IX总线和Ready总线配置寄存器

3．3．4 Ready总线控制寄存器

3．3．5 FBI信号寄存器

3．4 推拉引擎模块

3．5 本章小结

第四章 高速数据交换接口功能验证

4．1 验证方法概述

4．2 验证方案

4．3 功能仿真和验证分析

4．4 本章小结

第五章 高速数据交换接口实现与性能评估

5．1 性能评估方案

5．2 性能测试结果及评估

5．3 高速数据交换接口单元逻辑实现

5．4 本章小结

第六章 结束语

6．1 工作总结

6．2 技术展望

致谢

参考文献

研究成果