用于ZigBee收发器的低功耗ADC关键电路设计

摘要

模数转换器(Analog-to-Digital Converter, ADC)作为模拟信号和数字信号的之间的桥梁，在通信系统中扮演着十分重要的角色。随着无线通信系统和便携式消费电子产品的快速增长，从而对低功耗和小尺寸 ADC的需求不断增加。因此，低功耗方向的设计已经成为了当前 ADC研究热点之一。
　　论文针对 ZigBee射频接收系统的应用背景，以设计一款7位，16MHz采样频率的流水线 ADC为目标，完成了对流水线 ADC中关键电路的设计与研究。首先对流水线 ADC的误差进行了详细的分析，基于对精度，速度和功耗的折中考虑，确定了本文中流水线 ADC的系统架构：2级2.5位精度的流水线结构和1级3位标准全并行 ADC共同组成，其中0.5位用于冗余校正。在低功耗方面，采用了“无采样保持+运放共享”的低功耗技术，采用反馈信号极性翻转的方法，用来减小由运放共享产生的记忆效应的影响。其次本文分别研究了数模增益单元、运放和比较器，其中对于流水线 ADC中的核心模块运算放大器，给出了其详细的设计过程，包括了运放指标的确定、电路结构的选择和运放的仿真。数字校正技术的使用降低了对比较器失调电压的要求，故而采用动态比较器，减少了流水线ADC的功耗。最后，介绍了模拟集成电路的版图设计的基本原则，并完成了运放、比较器和数模增益单元的版图设计。
　　论文采用 TSMC0.18μm1P4M的CMOS混合信号工艺，在1.8V电源电压下，对电路进行设计和仿真，并初步完成关键电路的版图设计。仿真结果如下：运放的直流开环增益为76.82dB，带宽为184.8MHz，相位裕度为58.84deg，建立时间约为25ns；动态比较器的失调电压小于2.7mV，传输延时为1.8ns；初步完成 MDAC的功能性验证，满足系统要求。