声明
摘要
第一章 绪论
1.1 网络处理器概述
1.1.1 网络处理器的由来
1.1.2 网络处理器架构
1.1.3 网络处理器对存储的要求
1.2 课题研究来源及工作内容
1.3 论文章节安排
第二章 XDNP的层次化存储系统及其DDR存储
2.1 XDNP网络处理器的层次化存储系统
2.1.1 XDNP网络处理器体系结构概述
2.1.2 XDNP网络处理器的层次化存储系统
2.2 DDR存储器工作原理
2.2.1 DDR标准接口
2.2.2 DDR初始化
2.2.3 DDR读写操作
2.3 DDR优化技术研究现状
2.3.1 基于open page的优化策略
2.3.2 基于bank interleaving的优化策略
2.3.3 基于地址重新映射的优化策略
2.3.4 基于指令调度的优化策略
2.4 XDNP中DDR控制器的设计要求
2.5 本章小结
第三章 XDNP网络处理器中DDR控制器的设计
3.1 XDNP网络处理器中DDR控制器的结构
3.2 XDNP中DDR控制器的功能模块
3.2.1 指令队列模块
3.2.2 指令仲裁模块
3.2.3 指令译码和地址产生模块
3.2.4 数据通路模块
3.2.5 推拉引擎模块
3.2.6 DDR接口模块
3.3 XDNP网络处理器中DDR控制器状态机的设计
3.3.1 DDR初始化状态机设计
3.3.2 DDR读写状态机设计
3.4 本章小结
第四章 XDNP网络处理器中DDR控制器的优化
4.1 XDNP网络处理器中DDR控制器的性能瓶颈
4.2 XDNP网络处理器中DDR控制器的优化
4.2.1 XDNP网络处理器中DDR控制器的特点
4.2.2 XDNP网络处理器中DDR控制器的优化策略
4.2.3 XDNP网络处理器中DDR控制器优化结构
4.3 XDNP网络处理器中DDR控制器的优化功能模块
4.3.1 地址比较模块
4.3.2 控制逻辑模块
4.4 XDNP网络处理器中DDR控制器状态机的改进
4.5 本章小结
第五章 DDR控制器的验证及性能分析
5.1 DDR控制器的验证方法及验证平台
5.1.1 DDR控制器的验证方法
5.1.2 DDR控制器验证平台
5.2 DDR控制器的功能验证
5.2.1 DDR控制器初始化仿真验证
5.2.2 DDR控制器读写仿真验证
5.2.3 DDR控制器指令仲裁仿真验证
5.2.4 DDR控制器指令预取仿真验证
5.2.5 DDR控制器刷新仿真验证
5.2.6 DDR控制器优化仿真验证
5.3 DDR控制器性能分析
5.3.1 DDR控制器执行连续多条指令性能分析
5.3.2 DDR控制器运行30ms的数据量统计
5.4 本章小结
第六章 结束语
6.1 工作总结
6.2 工作的不足之处和未来工作展望
致谢
参考文献
研究成果