首页> 中文学位 >网络处理器中多核共享DDR控制器的设计与优化
【6h】

网络处理器中多核共享DDR控制器的设计与优化

代理获取

目录

声明

摘要

第一章 绪论

1.1 网络处理器概述

1.1.1 网络处理器的由来

1.1.2 网络处理器架构

1.1.3 网络处理器对存储的要求

1.2 课题研究来源及工作内容

1.3 论文章节安排

第二章 XDNP的层次化存储系统及其DDR存储

2.1 XDNP网络处理器的层次化存储系统

2.1.1 XDNP网络处理器体系结构概述

2.1.2 XDNP网络处理器的层次化存储系统

2.2 DDR存储器工作原理

2.2.1 DDR标准接口

2.2.2 DDR初始化

2.2.3 DDR读写操作

2.3 DDR优化技术研究现状

2.3.1 基于open page的优化策略

2.3.2 基于bank interleaving的优化策略

2.3.3 基于地址重新映射的优化策略

2.3.4 基于指令调度的优化策略

2.4 XDNP中DDR控制器的设计要求

2.5 本章小结

第三章 XDNP网络处理器中DDR控制器的设计

3.1 XDNP网络处理器中DDR控制器的结构

3.2 XDNP中DDR控制器的功能模块

3.2.1 指令队列模块

3.2.2 指令仲裁模块

3.2.3 指令译码和地址产生模块

3.2.4 数据通路模块

3.2.5 推拉引擎模块

3.2.6 DDR接口模块

3.3 XDNP网络处理器中DDR控制器状态机的设计

3.3.1 DDR初始化状态机设计

3.3.2 DDR读写状态机设计

3.4 本章小结

第四章 XDNP网络处理器中DDR控制器的优化

4.1 XDNP网络处理器中DDR控制器的性能瓶颈

4.2 XDNP网络处理器中DDR控制器的优化

4.2.1 XDNP网络处理器中DDR控制器的特点

4.2.2 XDNP网络处理器中DDR控制器的优化策略

4.2.3 XDNP网络处理器中DDR控制器优化结构

4.3 XDNP网络处理器中DDR控制器的优化功能模块

4.3.1 地址比较模块

4.3.2 控制逻辑模块

4.4 XDNP网络处理器中DDR控制器状态机的改进

4.5 本章小结

第五章 DDR控制器的验证及性能分析

5.1 DDR控制器的验证方法及验证平台

5.1.1 DDR控制器的验证方法

5.1.2 DDR控制器验证平台

5.2 DDR控制器的功能验证

5.2.1 DDR控制器初始化仿真验证

5.2.2 DDR控制器读写仿真验证

5.2.3 DDR控制器指令仲裁仿真验证

5.2.4 DDR控制器指令预取仿真验证

5.2.5 DDR控制器刷新仿真验证

5.2.6 DDR控制器优化仿真验证

5.3 DDR控制器性能分析

5.3.1 DDR控制器执行连续多条指令性能分析

5.3.2 DDR控制器运行30ms的数据量统计

5.4 本章小结

第六章 结束语

6.1 工作总结

6.2 工作的不足之处和未来工作展望

致谢

参考文献

研究成果

展开▼

摘要

随着网络带宽和数据流量的急剧增长,这使得对路由器带宽和处理速度要求越来越高,基于通用处理器和专用集成电路的传统路由器已经不能满足这一要求。为此,人们提出了基于MPSoC(片上多核系统)体系的网络处理器。它是一种可编程处理器,通过集成多个处理器以及采用硬件多线程技术,具有高效的并行处理功能和灵活的编程能力;同时采用共享存储器的方式,采用片外DRAM存储大容量数据。所以,DRAM的带宽和访问延迟是决定网络处理器能否进行高速存储数据的关键,如何设计并实现高性能的DRAM控制器就显得尤为重要。
  本文以XDNP网络处理器为背景,以DDR作为片外DRAM,研究并设计出XDNP的多核共享DDR存储控制器。首先根据DDR控制器在XDNP中的功能,给出DDR控制器的设计要求,基于该要求对DDR控制器的整体结构进行设计,对功能模块进行划分及各个功能模块进行详细的论述,并对初始化状态和读写状态机的设计进行说明;然后针对该DDR控制器的结构进行分析,结果表明DDR控制器存在性能瓶颈。为了解决这个瓶颈,必须采取相应的优化策略对DDR控制器的性能进行优化。接着结合XDNP中DDR控制器本身的特点以及现有的DDR控制器优化技术,采用了基于指令预取、基于openpage以及基于bankinterleaving这三个优化策略。根据这三个优化策略,对DDR控制器的结构进行改进和模块的划分,并对新增模块进行论述。最后就DDR控制器的读写状态机的设计进行改进。
  本文采用Verilog语言完成了DDR控制器各个功能模块的RTL级设计,并完成了控制器的功能验证和性能分析。验证的结果证明了DDR控制器功能的正确性,同时对优化前后的DDR控制器连续执行多条指令时间和运行30ms的数据量进行了统计和对比,对比的结果表明优化后的DDR控制器性能有了较为明显的提高。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号