低截获混合扩频发射机的设计与实现

摘要

基于直接序列扩频、多进制扩频以及跳频的混合扩频系统具有较强的抗截获和抗干扰能力,本文完成了低截获混合扩频系统发射机的方案设计、硬件平台设计以及相关模块的FPGA实现,主要内容如下:
　　1、介绍了混合扩频系统的原理,对结合 RS纠错编码的多进制扩频系统进行仿真,利用多相滤波器技术实现了高速信号的滤波,利用正交调制技术和直接数字频率合成(DDS)技术实现了基带信号的宽带、高速跳频。
　　2、给出了系统的实现方案及硬件平台设计,完成了器件的选择以及发射机的电路调试。
　　3、完成了相关模块的FPGA实现,包括信息组帧、多进制扩频、多相滤波器、数字正交调制和跳频、FPGA与外围芯片的通信接口等模块,并对相关模块进行验证。
　　4、完成了发射机的软硬件联调和功能测试,结果表明发射机的性能可以达到设计指标。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 研究背景和意义

1.2 国内外研究进展

1.3 论文主要结构及章节安排

第二章 系统原理及关键技术

2.1 扩频通信原理

2.2 数字正交调制技术

2.3 多相滤波器技术

2.4 直接数字频率合成(DDS)技术

2.5 本章小结

第三章 系统方案设计

3.1 方案及参数设定

3.2 硬件平台设计

3.3 本章小结

第四章 相关模块的FPGA实现

4.1 系统FPGA数字信号处理设计

4.2 FPGA的接口及部分控制功能设计

4.3 系统测试

4.4 本章小结

结束语

致谢

参考文献