雷达信号处理中的高速串行接口互连设计

摘要

随着处理器处理速度的快速发展,芯片与芯片、板卡与板卡之间的数据传输速度日益成为限制实时信号处理系统性能的关键因素。同时传输的数据量越来越大,构建高速、可靠的交换网络势在必行,具有很高的实用价值。
　　本文论述了高速串行接口在雷达信号处理系统中的硬件设计和软件实现。信号处理系统采用Virtex6 FPGA XC6VSX315T作为主控制器,八核DSP TMS320C6678作为主处理器,控制器与处理器之间通过千兆以太网、PCIe和Serial RapidIO进行互连。本文对这三个高速串行接口从硬件设计、DSP程序设计、FPGA程序设计到上位机程序设计做了完整、详细的描述,并对各个接口进行性能测试与分析。本文还对PCIe和Serial RapidIO的交换芯片PEX8624和CPS-1848分别进行了较为深入的研究。最后总结现有技术所实现的性能,并针对存在的不足对新的技术与框架进行展望。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 论文产生背景及意义

1.2 论文的内容安排

第二章 雷达信号处理中的高速串行接口总体设计

2.1 雷达信号处理板卡中的高速串行接口互连

2.2 高速串行接口的技术基础

第三章 千兆以太网接口设计

3.1 千兆以太网硬件设计

3.2 DSP端的千兆以太网程序设计

3.3 千兆以太网的上位机程序设计

第四章 PCIe接口设计

4.1 PCIe硬件设计

4.2 DSP之间PCIe接口的互连

4.3 FPGA与上位机之间的PCIe接口互连

4.4 PCIe接口的交换

第五章 SRIO接口设计

5.1 SRIO硬件设计

5.2 DSP端SRIO接口程序设计

5.3 FPGA端SRIO接口程序设计

5.4 SRIO接口的交换

第六章 总结与展望

6.1 总结

6.2 展望

致谢

参考文献

作者在攻读硕士学位期间（合作）的研究成果