基于数据流驱动模式的多DSP信号处理平台设计

摘要

现代雷达系统的功能日趋复杂化与多样化,对雷达信号处理硬件平台的实时运算性能提出了更加苛刻的要求。针对某紧凑型雷达信号处理系统,本文设计了一款具有多片高性能多核DSP的雷达信号处理平台,给出了其拓扑结构和总线互联方案,并采用了数据流驱动的软件设计方法。
　　整个平台采用VPX标准总线来保证其通用性和可扩展能力,包含4片TI公司的 Keystone系列高性能多核 DSP处理器 TMS320C6678和1片 Xilinx公司的Virtex-6 FPGA。利用Serial RapidIO交换技术实现了信号处理平台内部各个处理器的高速互联,在 Xilinx FPGA和 TMS320C6678 DSP之间实现了高达10Gb/s的RapidIO高速通信。采用PCIe总线实现了Windows主机对TMS320C6678的控制与访问。最后给出了一种在数据流驱动模式下利用 FPGA实现多模式浮点脉冲压缩的方法。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 研究背景和意义

1.2 国内外研究现状

1.3 论文的内容安排

第二章 信号处理平台硬件设计

2.1 多处理器信号处理平台设计

2.2 数据流驱动的雷达信号处理系统的探讨

2.3 核心芯片的选型

2.4 信号处理平台的VPX体系架构

2.5 本章小结

第三章 RapidIO通信网络的设计与实现

3.1 RapidIO协议介绍

3.2 利用RapidIO交换芯片组建处理器网络

3.3 利用Xilinx FPGA实现RapidIO端点设备

3.4 利用TMS320C6678实现RapidIO端点设备

3.5 Serial RapidIO的系统枚举

3.6 本章小结

第四章 PCIe总线互联的设计与实现

4.1 PCIe总线概述

4.2 基于TMS320C6678 DSP的PCIe实现

4.3 本章小结

第五章 数据流驱动模式下浮点脉冲压缩的FPGA设计

5.1 FPGA程序结构介绍

5.2 多模式浮点脉冲压缩的FPGA实现

5.3 本章小结

结束语

致谢

参考文献

硕士期间研究成果