基于FPGA的高速高密度存储系统设计与实现

摘要

伴随着信息时代的飞速发展，数据传输和存储越来越多的被广泛应用于通信、军事、互联网等不同领域。数据存储技术已经成为重要研究领域和研究热点。近年来在雷达信号处理领域中，数据存储作为整个系统的重要组成部分，对其数据速率、存储容量、功耗、工作环境以及维护复杂程度等指标要求不断提高。如何设计一款性能满足各方面需求的存储设备，是本文主要讨论内容。
　　在存储介质选择方面，选用Micron公司MLC型闪存芯片，该芯片单片读写速度几十MB/s，内部具有多个独立操作单元。利用芯片这一特性，采用多级流水、多片闪存并行操作的方式有效提高数据读写速度，满足最低速率1.5GB/s的设计要求。
　　在控制器件选择方面，选用Xilinx公司Virtex-6系列芯片，完成板卡的主要逻辑功能设计。Xilinx公司与Altera公司作为全球生产可编程门阵列芯片最大的两家提供商，能够为用户提供各种需求、各种应用领域的芯片产品，芯片设计具有丰富的经验和广大的用户基础。
　　利用 Microblaze软核的可裁剪结构搭建了嵌入式处理器，这种灵活的设计方法缩短了产品的研发周期，处理器结构修改方便，通过Xilinx提供的EDK和SDK开发环境即可完成全部设计流程。
　　通过Verilog HDL硬件语言编程，设计了PCI-E、Serial RapidIO等高速接口。Virtex-6系列的高速接口硬件上基于GTX吉比特收发器，通过调用IP核实现不同协议接口标准的物理层和数据链路层。本文介绍了 PCI-E总线协议，分析数据链路层之上事务层的工作方式，设计通过事务层对包的组装和解析，完成 PIO方式和DMA方式的信息传输。
　　通过对数据检错纠错的校验机制进行研究，介绍BCH码理论基础，叙述了编码与解码的公式推导。通过优化设计方法，选用矩阵乘法实现BCH编码部分，选用BM迭代算法和钱搜索算法实现BCH解码部分。
　　本文基于实验室某雷达信号处理项目，针对雷达系统的性能需求和工作环境的限制等情况，讨论实现高速高密度存储系统的方案设计和具体实现方法。该系统采取闪存芯片组成存储阵列，Xilinx公司Virtex-6系列FPGA芯片为控制芯片，通过流水和并行操作的方式实现了读写速率1.5GB/ s、容量3TB、能够通过PCI-E和Serial RapidIO等高速接口与单板机和雷达系统的其他功能模块相互通信，同时设计并实现了一定纠错能力的差错控制编码，达到高速高密度存储系统的设计需求。经过大量实验，得到的结果表明本文所设计的高速高密度存储系统的各项性能指标满足设计要求，保证在要求的环境中持续运作，系统稳定且便于维护。

目录

封面

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1 研究背景和意义

1.2 存储系统的现状和发展趋势

1.3 论文结构安排

第二章 硬件方案设计

2.1 存储系统的需求分析

2.2 存储芯片的选型和简介

2.3 主控芯片选型和介绍

2.4 高速接口设计

2.5 本章小结

第三章 系统功能方案设计

3.1 系统软件结构的总体设计

3.2 嵌入式处理器Microblaze简介

3.3 基于Microblaze的系统搭建

3.4 本章小结

第四章 PCI-E控制模块的设计

4.1 PCI-E总线概述

4.2 PCI-E端点IP核

4.3 PCI-E BMD的设计与实现

4.4 本章小结

第五章 闪存控制模块的设计

5.1 闪存控制模块方案设计

5.2 Flash存储阵列无效块管理

5.3 文件系统设计

5.4 本章小结

第六章 差错控制编码的设计

6.1 差错控制编码的设计

6.2 有限域乘法单元的设计

6.3 BCH编码器设计

6.4 BCH译码器设计

6.5 本章小结

第七章 结论和展望

7.1 研究结论

7.2 研究展望

参考文献

致谢

作者简介

1.基本情况

2.教育背景

3.攻读硕士学位期间的研究成果