滑窗法Turbo码译码算法研究及其FPGA实现

摘要

伴随着数字通信技术的持续发展，信道的带宽在不断增大，数据传输的速度一直在加快，同时，人们也越来越关注通信的质量。信道编码是提高通信可靠性非常有效的方法，因而引发了人们研究信道编码的热潮。多种设计结构简单，性能优越的编码方案被提出，而Turbo码由于很好地应用了Shannon信道编码定理中的随机性编译码条件，从而获得了几乎接近Shannon理论极限的译码性能，远远超过其他编码方案。Turbo码不仅在信道信噪比很低的高噪声环境下性能优越，而且还具有很强的抗衰落、抗干扰能力。
　　然而，Turbo码的译码计算过程中存在着大量的指数运算和乘法运算，从而使得译码运算复杂度非常高，这样由硬件实现起来就变得相当困难。另外Turbo码属于块状编码，即只能在接收到完整的一帧数据后才能开始进行译码，当编码器交织深度比较大时，这不仅要耗费很大的存储空间，同时也会造成极大的译码时延，系统实时性下降。本论文在译码中引入滑窗算法很好地解决了这两个问题。
　　本文首先学习了数字通信、信道编码以及香农限等基础概念，概述了Turbo码的提出背景、研究及应用现状；然后深入研究了Turbo码的编译码原理与结构，编译码器各组成部分特点与功能；最后详细推导了Turbo码三种常见的MAP类译码算法：MAP算法、Log-MAP算法与Max-Log-MAP算法。在这些基础上，本人主要做了以下三大部分的工作。
　　1.深入研究了Turbo译码中的滑窗算法；详细分析了滑窗算法的原理与结构，解决了Turbo码属于块状译码所造成的消耗存储资源多，译码时延大的问题；并剖析了滑窗算法相对于传统的非滑窗译码算法是如何达到节约存储资源、缩短译码时延目的的。
　　2.通过C++编程实现了滑窗法Turbo编译码器；并改变程序中某些参数，分别从编码、译码、滑窗算法以及硬件实现这四个角度来分析影响Turbo码性能的参数；通过仿真对比找出滑窗法Turbo码编译码器硬件实现的最佳参数。
　　3.结合实际的工程应用，在Quartus II集成开发环境下进行Verilog编程，实现了编译码器的FPGA设计；并通过ModelSim仿真软件得到了编译码模块的时序仿真图，最终在硬件平台上进行实测并与理论值比对以验证结果的正确性，完成了Turbo码编译码器的硬件设计。
　　其中第1部分和第2部分的内容集中在第三章，第3部分的内容主要在第四章。

目录

封面

声明

中文摘要

英文摘要

插图索引

表格索引

符号对照表

缩略语对照表

目录

第一章 绪论

1.1 数字通信和信道编码

1.2 信道编码定理和Shannon限

1.3 Turbo码的产生背景及提出

1.4 Turbo码的研究及应用现状

1.5 本文的研究内容及工作安排

第二章 Turbo码的编译码原理

2.1 Turbo码的编码

2.2 Turbo码的译码

2.3 本章总结

第三章 滑窗算法的研究与Turbo码性能分析

3.1 滑窗算法原理

3.2 Turbo码性能仿真与分析

3.3 本章总结

第四章 Turbo码编码器和译码器的硬件实现

4.1 设计流程与集成开发环境

4.2 设计工具与硬件描述语言

4.3 Turbo编码器的设计与实现

4.4 Turbo译码器的设计与实现

第五章 总结与展望

5.1 总结

5.2 展望

参考文献

致谢

作者简介