兼容DES、AES和SM4算法的IP核设计

摘要

加密技术是保障信息安全的关键技术，随着信息技术及通讯网络的大力发展，伴随着大量的信息交换，对于信息安全的要求也越来越高，逐渐成为我们不能忽视的一个重要问题。目前，大多数加密芯片都是专用集成电路（ASIC）密码芯片，只能实现一种固定的算法，无法满足不同密码用户在不同的环境下对密码算法的要求。本设计实现在一个IP核中满足三种不同的加密算法，提高了密码芯片的安全性和灵活性。
　　首先介绍了DES、AES和SM4三种算法基本原理，并对分组加密算法的数学模型和结构特点进行分析，根据所设计三种算法硬件结构的特性，对算法中相似操作单元进行可重构分析后提出设计方案：将S盒变换操作进行可重构设计，并给出可重构S盒的设计方案以及数据的读写方式；将AES算法中逆列混淆单元进行简单变化后，找出其实现过程与混淆操作单元相似部分并进行可重构设计。在子秘钥扩展设计模块中，对不同的算法加解密过程使用不同的子秘钥产生方式。比较常用单一算法实现结构，加入可重构单元后，确定每种算法各自实现方案，采用流水线与并行处理结合的方式设计总体算法架构，使其满足速率的前提下，最大程度的节约资源，有效的将DES、AES和SM4三种算法加密和解密功能融合起来。
　　本论文使用软硬件协同的验证平台对设计的IP核进行功能验证，用C语言建立模型并产生测试激励，每个单独算法结果与软件加密仿真结果进行对比，在确保两者结果一致后对主要功能点进行验证，以及配置不同算法之间切换的正确性。本设计使用Synopsys公司的综合工具Design Compiler对设计进行综合，采用SMIC0.18um工艺，分别对三种算法的专用芯片实现进行综合，之后对整体算法进行综合相比与专用算法可节省35％的资源，在最坏的条件下的工作频率可达到260MHz。

目录

声明

插图索引

表格索引

缩略语对照表

第一章 绪论

1.1研究背景和意义

1.2国内外研究现状

1.3本文主要工作及创新点

1.4本论文主要结构内容安排

第二章 算法基础理论

2.1 DES算法过程

2.2 AES算法过程

2.3 SM4算法过程

2.4分组密码算法特点分析

2.5本章小结

第三章 IP核的设计与实现

3.1引言

3.2可重构模块单元设计

3.3算法的可重构设计实现

3.4可重构单元设计实现

3.5本章小结

第四章 IP核仿真验证与综合

4.1功能验证方案

4.2功能仿真

4.3综合资源分析

4.4本章小结

第五章 总结与展望

5.1全文总结

5.2研究展望

参考文献

致谢

作者简介