PMA STT-RAM高速缓存仿真评估技术的研究与实现

摘要

随着计算技术相关应用的发展，计算体系结构对存储单元性能的要求越来越高。但存储器在扩大存储密度的同时漏电功耗也在急剧增加，为了突破其性能上的瓶颈，许多新型存储技术的研究逐渐兴起。其中，垂直各项异性磁性随机存储器（PMA STT-RAM）以其非易失性、存储密度大以及较高的读写耐受性等特点逐渐成为最有希望替代传统SRAM成为片上缓存的存储器件。但是，由于其工艺实现的限制不能通过对实际芯片进行测试的方式来确定其成为片上缓存之后会对整个计算体系影响。为此，只能采取软件模拟评估的途径验证整个计算体系的性能。
　　在传统的仿真评估技术中，涉及的评估软件往往只适用于读写对称的易失性存储器，无法针对非易失性存储器进行评估，而且传统存储技术与新型存储技术在缓存阵列和外围电路的实现过程中所采用的电路结构和原理也不尽相同。所以传统的仿真评估软件不能适用于新兴的PMA STT-RAM技术，无法对PMA STT-RAM构成的存储结构在能耗、时延和面积上进行准确模拟。而一些针对新型存储技术的评估软件也因为新型存储技术的发展和访存结构变化而无法完全匹配。为此，怎样在现有的研究基础上优化传统的软件评估平台，如何设计实现一种有效的评估流程来分析PMA STT-RAM成为片上缓存之后对整个计算体系结构的影响已经成为一个重要的研究课题。本文对计算体系组成结构进行分析，在现有的仿真评估软件的基础上，根据PMA STT-RAM非易失性存储器在存储性能上与传统存储技术的不同进行有针对性的修改，设计实现新的单元访存电路结构和阵列器件布局结构，从而得到能够针对新型PMA STT-RAM的评估软件平台以及与之相匹配的仿真评估方案，同时在计算体系模拟软件中实现对非对称性访存过程的模拟，达到对采用PMA STT-RAM的计算体系在运行过程中的准确仿真的目的。文章主体介绍了评估的三个阶段，详细说明了每个阶段评估的具体方式和设计的理论依据，实现了从低层PMA STT-RAM单元特性到中层片上高速缓存阵列搭建再到上层完善的计算体系架构测试的评估过程。通过考察PMA STT-RAM作为缓存的计算机体系执行测试程序的结果，能够分析出这种新型存储技术在程序执行时间和片上缓存消耗的能量两个方面对计算体系的影响，进一步说明这种新型存储技术在未来作为片上缓存的潜力。这种模拟架构的提出优化了传统评估技术的评估过程，修改后的软件评估平台能够以数据的形式展示出新型存储技术的性能和结构特点，对存储器的模拟评估过程有一定的借鉴意义，同时能够促进未来非易失性存储器在替代高速缓存过程中的发展进程。

目录

声明

插图索引

表格索引

符号对照表

缩略语对照表

第一章 绪论

1.1选题背景以及研究意义

1.2国内外现状

1.3主要研究内容

1.4论文结构

第二章 相关理论与技术

2.1存储器相关技术介绍

2.2相关评估软件介绍

2.3计算体系运行程序主要流程

2.4本章小结

第三章 方案的架构分析与设计

3.1缓存对计算体系的影响

3.2评估方案的实验设计

3.3本章小结

第四章 评估方案的设计与实现

4.1 PMA STT-RAM存储单元仿真

4.2 PMA STT-RAM缓存阵列仿真

4.3 PMA STT-RAM计算体系评估设计

4.4实验结果分析

4.5本章小结

第五章 总结与展望

5.1总结

5.2展望

参考文献

致谢

作者简介