首页> 中文学位 >大范围频率捷变信号发生技术研究
【6h】

大范围频率捷变信号发生技术研究

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

1.绪论

1.1课题来源

1.2应用领域及研究现状

1.3主要研究内容与研究意义

1.4论文章节安排

2.技术指标及方案设计

2.1捷变频率合成关键参数分析

2.2课题设计指标要求

2.3频率捷变信号发生电路的设计

2.4子电路的设计及元器件的选择

2.5频率捷变信号发生电路的实现

2.6工艺实现

3.关键技术分析

3.1 DDS关键技术

3.2 FPGA关键技术

4.调试

4.1调试平台与主要测试仪器

4.2芯片调试

4.3功能调试

5.研究结果及性能分析

5.1研制结果典型参数

5.2设计指标与实际性能分析

5.3国内外水平对比

结论

附录A 程序

附录B 微带线计算公式

附录C 原理图与PCB电路板图

参考文献

攻读硕士学位期间发表的论文及所取得的研究成果

致谢

展开▼

摘要

频率合成技术是现代电子系统中的一项关键技术,在很大程度上决定了系统的工作性能。随着数字通信、雷达、信息战、电子对抗等技术的发展,跳频由于其携带信息的载频不断变化,使破译与干扰很难实施,因而具有保密性高、抗干扰能力强的优点,被广泛应用于当前的抗干扰通信系统中。频率捷变信号发生器即快速跳频信号发生器,是雷达、通信、电子对抗等领域中极为重要的测量仪器。
  本论文以现代抗干扰通信为背景,“大范围频率跳变与复杂调制信号发生技术”项目为依托,对频率捷变信号发生技术进行了深入研究,主要研究兼具传统模拟调制功能的频率捷变信号发生技术,为现代抗干扰通信提供多种模拟仿真信号。
  常用的捷变频率合成方法有直接模拟法(DS)、直接数字法(DDS)、锁相环法(PLL)及混合法。基于对各项指标要求的考虑,本文选用具有频率切换速度快、分辨率高等优点的直接数字合成(DDS)法。为实现更高频谱纯净度、更高频率精确性、更快速跳频能力及更高可靠性,本课题采用FPGA对DDS进行高速数字控制的方法合成频率捷变信号,频率转换时间可达到ns量级。通过ISE9.1软件对FPGA内部逻辑电路进行设计,令FPGA对输出信号的频率、相位、幅度进行高速、灵活的数字控制,实现不同跳频序列的高速频率捷变,以及FM、F M、AM形式的模拟调制。
  实验结果表明,本设计合成的大范围频率捷变信号,跳频带宽300MHz、频率捷变时间最小可达64ns、频率分辨率小于1Hz。与同类型和其它类型频率捷变信号发生器的输出性能相比较,在跳频速度与跳频带宽方面存在明显优势。由于输出跳频信号的跳频序列、跳频速率及跳频信号占空比均可实时控制,因而具有很大的实际应用价值;输出的FM、F M、AM模拟调制信号,载波频率、调制度、调制率可设置且重置简单,调制范围宽且可扩展,具有一定的参考价值。这种兼具宽带频率捷变功能与复合模拟调制功能于一体的频率合成技术,具有很大的研究价值与市场前景。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号