全数字高速128QAM调制解调的设计与实现

摘要

当今社会，随着现代通信技术的高速发展，人们对通信的需求也越来越多，不仅在业务方面有更多承载的要求，而且对信息的可靠性、有效性也提出了更高的要求。在频域资源日益紧张的今天，在限定的带宽内，传输更多更可靠的有效数据，已成为人们谈论的主要课题。QAM（正交幅度调制）作为一种高效的调制技术，因其较高的频谱利用率得到了越来越多的广泛应用。QAM调制技术是一种将相位和幅度联合进行调制的技术。其调制信号的相位和幅度都携带有基带信息。
　　本文基于FPGA，对全数字高速128QAM调制与解调进行了设计和验证。首先在QAM原理方面进行了全面地阐述，接着讲述了调制解调器硬件电路的设计以及重要器件的特点，介绍了调制解调器的实现方式及方法;最后对调制解调进行了分析测试;设计过程中采用的图形和VHDL语言相结合的设计方式。
　　随着CMOS工艺技术和微电子技术的快速发展，FPGA的空间规模变得越来越大，为复杂算法的实现提供了足够的硬件条件，因此对于设计人员来说，采用FPGA设计具有强大的优势。在本研发设计当中，采用的FPGA芯片为Altera公司的cycloneⅣ系列中的EP4CE115F484I7型号，其开发环境为QuartusⅡ12.0。

目录

声明

摘要

第一章 绪论

1．1 QAM研究背景和意义

1．2 QAM发展及其应用现状

1．3 文章的内容和结构

第二章 QAM技术基本原理及性能

2．1 QAM调制技术的基本原理

2．2 网格编码调制

2．3 QAM解调的基本原理

2．4 载波同步

第三章 硬件电路设计及性能指标

3．1 调制解调电路

3．2 调制解调电路技术指标要求

3．3 FPGA及其开发环境

3．3．1 Quartus Ⅱ软件

3．3．2 FPGA开发方法及流程

3．3．3 Quartus Ⅱ开发环境

3．3．4 芯片EP4CE115F48417

3．3．5 FPGA电路设计

3．4 调制通道电路设计

3．4．1 D／A转换电路

3．4．2 正交调制电路

3．5 解调通道电路

3．5．1 AGC电路

3．5．2 正交解调电路

3．5．3 本振信号

3．5．4 A／D转换电路设计

第四章 128QAM调制部分的实现

4．1 总体实现方法及流程

4．2 成帧与加扰

4．3 网格编码调制的实现

4．4 基带成形

4．4．1 基带成形原理

4．4．2 基带成形的实现

第五章 128QAM解调部分的实现

5．1 数字AGC电路

5．2 时钟提取电路

5．3 载波恢复与补偿电路

5．3．1 收发载波频偏的恢复与补偿

5．3．2 收发载波相位差值的恢复与补偿

5．4 均衡电路

5．5 直流电平偏移对128QAM解调器的影响

5．6 维特比(Viterbi)译码

5．7 二次判决电路

第六章 测试结果及分析

6．1 调制部分关键点的测试

6．1．1 成形眼图的测试

6．1．2 频谱的测试

6．2 解调中时钟提取的测试

6．3 整个通道性能的测试

6．4 测试总结

第七章 总结与展望

7．1 论文总结

7．2 工作展望

参考文献

致谢

攻读硕士学位期间发表及录用学术论文