HEVC解码器在异构计算平台上的设计及节能算法研究

摘要

随着网络视频业务的飞速发展，视频流量在互联网中逐渐占据主导地位。一项名为思科可视化网络指数的计划中指出:到2020年，每秒将会有100万分钟的视频内容流经网络，全球IP视频流量占所有IP流量（企业和消费者）的比例增加到82％。与此同时，高清和超高清视频越来越受到人们的关注与推崇。下一代视频编码标准High Efficiency Video Coding(HEVC/H.265)相比于现在广泛采用的AVC/H.264视频编码标准，在达到相同视频质量要求的前提下，可以实现更高的压缩比。这主要是由于在HEVC视频编码标准中新增了许多有助于提高编码性能的压缩技术，如可变大小的编码树单元、独立并行编码单元Tile以及多层次环路滤波等技术。然而，这些新技术在提高HEVC标准编码效率的同时，也增加了视频编解码实现的复杂度。跟据论文统计，在相同编码质量的前提下，HEVC标准编码复杂度提高了5.2倍，相应的解码器复杂度提高了2.1倍。目前，一些顶端的消费电子厂商通过ASIC硬件电路实现了对HEVC编解码的支持，如Intel、Apple、NVIDIA、AMD、华为等。然而，由于HEVC解码器的计算复杂度较高，对于电池供电并且计算能力有限的嵌入式设备（移动手机、平板等），基于软件实现HEVC的实时解码仍然是一个重要的科研课题。
　　本文实现了HEVC官方测试软件HM的解码器并行化，并将其移植到低功耗的具有CPU和GPU的异构多处理器片上系统(heterogeneous multiprocessorSystem-on-Chip)。大量的实验数据表明:GPU的并行架构很好的隐藏了解码器的访存延时，相对缩小了视频帧之间处理时间的差异。并且，处理各视频帧的工作量和一个可以在解码过程中方便获取到的编码参数呈现出一致的变化规律。根据本文后面章节说明的实验过程及相关实验结论，我们提出了CPU和GPU解码下一帧的工作量预测算法。基于预测得到的工作量，提出了运行于实验平台的userspace调控器下的面向具体应用的CPU和GPU协同DVFS策略。本文提出的DVFS策略有效节省了解码HEVC视频的能量消耗。此外，准确的工作量预测算法使得一个很小的帧缓冲区即可保证视频的实时解码，进一步降低了系统的整体开销。

目录

声明

摘要

第一章 绪论

1．1 课题研究背景及意义

1．2 本文的主要工作

1．3 本文的章节安排

第二章 HEVC简介及分析

2．1 HEVC相关背景介绍

2．2 相关工作

2．3 本章小结

第三章 基于异构计算平台的解码器设计

3．1 解码器设计与实现

3．2 解码器性能分析

3．3 本章小结

第四章 基于DVFS的能源管理策略

4．1 解码时间和频率的关系

4．2 CPU工作量预测算法

4．3 GPU工作量预测算法

4．4 CPU-GPU协同的频率调控算法

4．5 本章小结

第五章 实验结果及分析

5．1 实验方法与实验框架

5．2 实验结果与分析

5．3 本章小结

第六章 结论与展望

参考文献

致谢

攻读学位期间发表的主要学术论文

攻读学位期间参与科研项目及获奖情况