HEVC视频编码器相关模块的研究与设计

摘要

HEVC（High Efficiency Video Coding）是由MPEG和VCEG两大标准组织联手制定的新一代视频编码标准，它的目标是在保持同等图像质量的前提下将压缩率相对于H.264/AVC降低50%。为了达成这一目标，HEVC标准中引入了很多新的编码技术：基于四叉树的图像分割方式、大尺寸整数离散余弦变换（DCT）、4×4离散正弦变换（DST）、改进的帧内、帧间预测、全新的样点自适应补偿技术等。这些新技术的引入大大提高了HEVC标准的编码性能。然而这些新技术、算法在提升编码效率的同时，也大大增加了算法的复杂度和计算量，对视频编解码器的VLSI实现架构和代价提出了巨大的挑战。
　　鉴于此，本论文的主要工作与创新点体现于如下几个方面：
　　在帧内预测模块，采用了HM模型中先粗搜再精搜的帧内预测算法后，提出一种基于4×4预测引擎的高效 VLSI架构，在分析了计算预测像素时所用的参考像素后，提出了一种针对参考像素的循环SRAM组存储方式。并对设计搭建验证平台进行验证，最后使用综合软件对模块进行综合。实验结果表明该设计可以实现3840×2048@60 fps的设计目标，最高设计频率469MHz，面积为227.1KGe。
　　在环路滤波器模块，提出了一种适合HEVC硬件实现的去方块滤波顺序；在权衡数据吞吐量和硬件实现代价后，提出了一种数据交叉存储的存储方式；此外提出了一种低延时的流水线粒度为64×64像素块的5级流水线VLSI架构。并对设计搭建验证平台进行验证，最后使用综合软件对模块进行综合。实验结果表明：该设计可以实现4096×2048@60 fps的设计目标，最高设计频率350MHz，面积为416.7KGe。

目录

声明

致谢

1 绪论

1.1 引言

1.2 HEVC的研究动态

1.3 选题意义及国内外研究现状

1.4 本论文的主要内容与结构安排

2 HEVC编码技术和VLSI介绍

2.1 HEVC标准中的基本概念

2.2 HEVC编码架构

2.3 HEVC 新引入的技术简介

2.4 HM简介

2.5 VLSI简介

3 帧内预测模块IP设计及其验证

3.1 视频预测编码技术

3.2 帧内预测

3.3 基于4x4引擎帧内预测模块的硬件实现架构

4 环路滤波器模块IP设计及其验证

4.1 去方块滤波

4.2 样点自适应补偿

4.3 基于流水线的环路滤波器实现架构

5 总结与展望

5.1 总结

5.2 展望

参考文献

附录A 帧内预测模块综合结果

附录B 环路滤波模块综合结果

附录C 帧内预测模块验证覆盖率报告

附录D 环路滤波模块验证覆盖率报告

作 者 简 历

学位论文数据集