声明
致谢
1 绪论
1.1 课题研究背景及意义(Background and Significance of Research)
1.2 锁相环技术概述(Overview of Phase-locked Loop Technology)
1.3 锁相环方法的研究现状(Research Status of PLL Approaches)
1.4 论文主要研究内容及结构安排(The Main Content and Structure Arrangement of This Paper)
2 锁相环数学模型及SRF-PLL分析
2.1 锁相环相位分析(Phase Analysis of PLL)
2.2 基于单同步参考坐标系的锁相环(Single Synchronous Reference Frame Phase-locked Loop)
2.3 电网电压平衡下 SRF-PLL 分析(SRF-PLL Analysis under Balanced Grid Voltage)
2.4 电网电压不平衡下SRF-PLL分析(SRF-PLL Analysis under Unbalanced Grid Voltage)
2.5 仿真分析(Simulation Analysis)
2.6 本章小结(Conclusion of the Chapter)
3 基于正负序电压分离的三类锁相环算法
3.1 直接计算法(Direct Computing Method)
3.2 正交信号法(Orthogonal Signal Method)
3.3 直接解耦法(Direct Decoupled Method)
3.4 仿真分析(Simulation Analysis)
3.5 本章小结(Conclusion of the Chapter)
4 锁频环及消除直流分量的锁相环设计
4.1 基于SOGI的锁频环(Frequency-locked Loop based on SOGI)
4.2 基于正负序滤波器的锁频环(Frequency-locked Loop based on the Positive and Negative Sequence Filter)
4.3 消除直流偏置分量的锁相环设计(The PLL Design of Eliminating the DC Component)
4.4 仿真分析(Simulation Analysis)
4.5 本章小结(Conclusion of the Chapter)
5 实验验证
5.1 实验平台(Experimental Platform)
5.2 实验结果与分析(Experimental Results and Analysis)
5.3 本章小结(Conclusion of the Chapter)
6 总结与展望
参考文献
附录
作者简历
学位论文数据集