IC设计工具应用中的限制性因素研究

摘要

IC设计过程中使用EDA工具已成为当今集成电路设计和制造流程中必不可少的阶段。设计人员在开发新款IC产品时，使用EDA工具的优点将是：极大降低产品成本、节省设计时间和提高产品的可靠性。然而EDA工具应用中的限制性因素的负面扩展影响将是：正版工具将会增加设计成本；跑流程将延长设计周期；不收敛或者不可重复的结果降低工程师研发的热情。
　　 本文的主要目标有二：一是实验研究IC设计工具HSPICE应用中的收敛问题；二是实验研究IC设计工具DC应用中的混沌现象。主要内容有四：⑴分析与判断HSPICE应用中的收敛性问题；探索DC应用中混沌现象的判断与克服方法；⑵自建立Linux服务器软件环境，利用业界工程工具HSPICE和DC分别实验(TSMC65nm制程)；⑶采集与分析主要自变量与因变量之间的关系，尝试分析建立模型；⑷提供判断依据、流程与建议，有效减低收敛限制性因素影响；有效减低可能的产生混沌的负面影响。研究表明：通过收集、分析实验数据中的自变量及因变量的变化关系，得出一些基本结论，重点一是为工程师们提供了一套收敛预判机制(包含4步)，重点二是认为在小输入扰动下运行多次(大于等于3)可得到高质量的规避混沌现象的解决方案，此能为EDA用户提供基础的技术参考。