声明
第一章 绪论
1.1 可测性设计的背景和意义
1.2 网络数据查找协处理器及其发展前景
1.3 协处理器芯片可测性设计的挑战
1.4 本课题的研究工作与创新点
第二章 专用集成电路的可测性设计方法概论
2.1 测试的基本概念
2.2 可测性设计的常用方法
2.2.1 专用可测性没计法
2.2.2 扫描设计
2.2.3 内建自测试
2.2.4 边界扫描测试
2.3 本章小结
第三章 协处理器芯片全扫描设计
3.1 扫描单元基本结构
3.2 扫描方案的选择
3.3 芯片内部层次化扫描思想
3.4 扫描链架构策略与构建
3.5 扫描插入与测试向量生成
3.6 扫描测试的简易低功耗设计
3.7 本章小结
第四章 全扫描技术的改进策略研究与实现
4.1 芯片测试故障诊断与分析
4.2 一种全新故障定位方法与实现
4.3 模拟故障仿真与验证
4.4 Efuse修复
4.5 本章小结
第五章 总结与展望
5.1 总结
5.2 展望
参考文献
攻读学位期间发表的论文
致谢
苏州大学;