干涉比相法瞬时测频技术研究

摘要

雷达在现代电子战中起着重要的作用，随着科技的发展，现代雷达大量采用捷变频技术，这种雷达的微波频率在脉间捷变，能否实时有效的提取雷达的频率信息，成为能否取得战争主动权的重要因素之一。所以瞬时测频技术在现代电子战中有着重要的研究价值。 干涉比相法瞬时测频是一种比较经典的测频方法，它的核心思想是对信号进行频率-相位-幅度的变换，最终由测量到的幅度值反推出其频率值。这种方法由于其良好的瞬时性，在实际的工程中得到了广泛的应用。该方法的瓶颈问题是其测频精度做不到很高。本文在数字信号处理部分，采用了两个方面措施对这种方法的测频精度进行了提高。第一：针对传统的多点求和取平均的滤波方法作了改进，能够较好的避免同一组数据中跨越两个频率值时产生的误差，提高了测频精度。第二：针对普遍存在的正交IQ两路的信号失衡问题，采用了CORDIC算法实现鉴相，通过分析得出了这种算法能够很好的抑制正交两路IQ信号的失衡，较好地提高了测频精度。 本文结合实际工程项目，在干涉比相法瞬时测频原理研究的基础上，进行了瞬时测频方案论证；采用模块化设计方法和FPGA技术，对数字信号处理部分进行了设计；分析了采用CORDIC算法鉴相时，算法的抗正交IQ两路信号的失衡性能；对整个系统的测频精度和测频时间进行了误差分析，证明了方案的可行性；最后给出了数字电路部分的电路设计。

目录

文摘

英文文摘

声明

1绪论

1.1引言

1.2研究背景及意义

1.3国内外研究状况

1.4论文的内容安排

2干涉比相法瞬时测频技术与系统方案

2.1干涉比相法瞬时测频技术

2.1.1基本原理

2.1.2相位信息的提取

2.1.3不模糊带宽

2.1.4干涉比相法瞬时测频的优缺点

2.2方案的选择

2.2.1系统指标要求

2.2.2方案比较

2.2.3方案选择

2.3小结

3瞬时测频算法的FPGA实现

3.1 FPGA与VHDL简介

3.2 FPGA内部各功能模块的划分

3.3时钟管理模块的设计与实现

3.3.1 DCM主要功能

3.3.2 DCM的结构

3.4 FIFO模块的设计与实现

3.4.1 FIFO的工作方式

3.4.2异步FIFO的优化

3.4.3异步FIFO的实现

3.5软件滤波模块的设计与实现

3.5.1滤波算法的选取

3.5.2算法的数据分析和优缺点

3.6 CORDIC算法鉴相模块的设计与实现

3.6.1 CORDIC算法求取相位原理

3.6.2 CORDIC的两种实现结构

3.6.3相位的扩展

3.6.4 CORDIC算法的数据表示方法

3.6.5算法的实现

3.6.6 CORDIC算法的抗IQ信道失衡性能

3.6.7 CORDIC算法的数据分析和误差分析

3.7 ROM的设计与实现

3.8控制模块的设计与实现

3.9小结

4.FPGA功能仿真与系统误差分析

4.1 FPGA中各模块的功能仿真

4.1.1 DCM的功能仿真

4.1.2 FIFO的功能仿真

4.1.3滤波算法的仿真

4.1.4 CORDIC算法的功能仿真

4.1.5 ROM模块的功能仿真

4.1.6控制模块的功能仿真

4.1.7 FPGA的总体实现仿真

4.2系统的误差分析

4.2.1系统误差源分析

4.2.2测频精度分析

4.2.3测频时间分析

4.3小结

5数字处理部分关键电路的设计

5.1电源模块设计

5.2 ADC模块设计

5.3 FPGA模块设计

5.3.1 PROM芯片的选择及电路设计

5.3.2配置方式的选择

5.3.3全局时钟的选择

5.4 PCB设计中注意的问题

5.5小结

6总结

致 谢

参考文献