放电等离子体推进火花能量控制系统的高速数据采集处理技术研究

摘要

放电等离子体推进技术是近年来发展起来的航天推进方式的一种，它与传统的化学推进一起完成航天器的发射与姿态调整。放电等离子体推进由于具有较大的比冲和较小的推力，因此主要用来实现飞行器姿态控制、轨道变换与动力补偿等。本文从放电等离子体推进中放电火花能量控制系统的组成需要，对高速数据采集处理技术进行了比较系统的研究。
　　 研究、分析设计了基于FPGA和DSP的两路高速数据采集系统。通过同时实时采样等离子体放电电压和经过处理变换后的放电电流信号，经过积分后可得到放电能量。FPGA控制高速数据采集系统的采集与存储工作。高速ADC采样工作频率在100MHz上，在两次采样时间间隔内，FPGA读入ADC数据并通过FIFO缓存后及时存入128MbitsSDRSDRAM中。DSP与FPGA接口采用EMIFA方式，在FPGA采样结束后，DSP可以通过FPGA读取SDRAM中数据进行进一步处理。最后，DSP还负责将处理后的数据通过物理层网卡芯片传输给PC机进行显示。
　　 高速数据采集系统的组成包括系统硬件设计和系统软件设计两部分。系统选用的主要器件型号分别是:DSP(TMS320C6747)、FPGA(EP2C5Q208)、ADC(ADC08100)、SDRSDRAM(K4S281632)、网卡芯片(BCM5221)。系统软件设计主要包括FPGA采样存储管理、DSP与FPGA通信、串口调试编程等。
　　 最后，利用MFC设计了基于串口的显示器软件。通过实验，在示波器和Signal-Taps中显示采样到的1.5MHz方波和正弦波波形，验证了本文所设计的高速数据采集系统的可行性。

目录

声明

摘要

1 绪论

1．1 等离子体推进与高速测量系统研究背景和研究意义

1．1．1 放电等离子体推进技术研究背景与研究意义

1．1．2 高速数据采集系统研究背景与研究意义

1．2 高速数据采集系统研究现状

1．2．1 DSP发展现状

1．2．2 FPGA发展现状

1．2．3 高速ADC和高速PCB设计发展现状

1．3 论文主要工作和本文的组织结构

2 高速数据采集系统理论

2．1 高速PCB电磁干扰

2．1．1 电源噪声和地线噪声产生机理与消弱措施

2．1．2 高速数字信号的反射噪声产生机理及削弱措施

2．1．3 高速信号串扰产生机理及消弱措施

2．2 ADC工作流程

2．2．1 采样和保持

2．2．2 量化与编码

2．2 ADC主要类型

2．2．1 并行比较ADC

2．2．2 逐次逼近ADC

2．2．3 积分型ADC

2．3．4 Σ-Δ型ADC

3 高速数据采集系统硬件电路设计

3．1 高速数据采集系统硬件总体设计

3．2 高速数据采集系统电源设计及完整性分析

3．3 DSP模块硬件电路设计

3．3．1 DSP启动(Boot)方式

3．3．2 DSP调试电路设计

3．3．3 EMIFA接口电路设计

3．3．4 网络通讯模块设计

3．4 FPGA模块硬件电路设计

3．4．1 FPGA选型

3．4．2 FPGA配置电路设计

3．4．3 FPGA与DSP接口电路设计

3．4．4 SDR SDRAM接口电路设计

3．4．5 高速ADC硬件电路设计

3．4．6 FPGA串口调试电路设计

3．5 本章小结

4 高速数据采集系统软件设计

4．1 FPGA软件设计流程

4．2 FPGA控制总体设计

4．3 PLL模块设计

4．4 ADC模块与FIFO设计

4．5 SDR SDRAM读写控制器设计

4．5．1 SDR SDRAM(K4S281632)简介

4．5．2 SDR SDRAM控制器总体设计

4．5．3 SDR SDRAM命令接口模块设计

4．5．4 SDR SDRAM命令实现模块设计

4．5．5 SDR SDRAM数据流方向模块设计

4．6 DSP接口模块设计

4．7 串口测试模块设计

4．8 DSP模块软件设计

4．8．1 CCS集成开发环境简介

4．8．2 DSP初始化

4．8．3 EMIFA模块寄存器配置

4．8．4 EMAC和MDIO模块寄存器配置

4．9 本章小结

5 高速数据采集系统实验验证

5．1 高速数据采集卡实物图

5．2 Signal-Tap验证

5．3 基于串口的示波器显示验证

5．3．1 基于串口的示波器设计

5．3．2 示波器波形显示

6 总结与展望

6．1 总结

6．2 展望

致谢

参考文献

附录A 数据采集卡电路原理图

附录B 数据采集卡实物图