QPSK中频数字调制器的设计及FPGA实现

摘要

数字调制解调技术是通信技术领域中非常重要的一个方面，近几年来的发展速度非常迅猛。由于数字调制技术具有较强的可靠性和抗干扰能力，数字调制技术逐渐替代了传统的模拟调制方法，此外，对应的数字解调技术也替代了模拟解调技术，最近几年发展的软件无线电技术促使了中频全数字解调技术的实现。
　　QPSK调制方式是目前各种调制方式中频谱利用率较高的一种。本课题就选择了QPSK作为基带信号的调制方式，在调制过程中又大量使用了可编程器件作为硬件依托，迎合了当今通信系统设计的主流思想。
　　本课题围绕QPSK数字中频调制器的设计及FPGA实现来展开，文中首先回顾了数字调制解调相关技术的发展及应用，分析了QPSK调制解调原理以及QPSK中频调制信号;接着对FPGA开发技术进行了研究，分析了FPGA的设计流程及方法;对QPSK调制解调系统的基本原理及系统组成进行了分析，主要包括RS编译码、卷积码、维特比译码、交织等差错编码的基本原理。完成了QPSK中频调制解调器各模块的硬件语言描述、时序仿真及FPGA实现;阐述了该系统实现的硬件平台，分析了该系统的性能。
　　本文利用FPGA及QPSK调制的方案具有突出的灵活性和高效性，不仅能够提高设计效率，而且可以缩短产品开发和市场之间的距离。

目录

声明

摘要

1 绪论

1．1 课题研究背景和意义

1．1．1 研究背景

1．1．2 研究目的与意义

1．2 全数字调制器的国内外研究现状

1．3 论文的研究内容

2 QPSK调制解调原理

2．1 数字调制解调技术

2．1．1 数字调制技术

2．1．2 数字解调技术

2．1．3 调制解调常用方式

2．1．4 数字调制解调方式选择

2．2 四相绝对移相键控(QPSK)

2．2．1 QPSK简介

2．2．2 QPSK特点

2．3 QPSK调制原理

2．3．1 QPSK调制基本原理

2．3．2 QPSK中频调制关键技术

2．4 QPSK解调原理

2．4．1 QPSK解调基本原理

2．4．2 QPSK解调关键技术

2．4．3 中频数字接收机

3 FPGA开发技术及数字调制器的设计

3．1 FPGA设计

3．1．1 可编程逻辑器件简介

3．1．2 FPGA的设计流程

3．1．3 FPGA的设计方法和策略

3．2 数字调制器总体设计方案

4 QPSK数字调制器的硬件平台

4．1 FPGA主芯片的选择

4．2 调制器硬件制作

4．2．1 硬件制作流程

4．2．2 D／A电路设计

4．2．3 I／O电路设计

4．2．3 时钟电路设计

4．3 调制器硬件调试

5 QPSK调制系统的FPGA实现

5．1 数据加扰模块

5．1．1 程序描述

5．1．2 数据加扰模块实现框图

5．1．3 数据加扰模块的FPGA实现

5．2 卷积编码

5．2．1 程序描述

5．2．2 卷积编码的设计

5．2．3 卷积编码的FPGA实现

5．3 差分编码模块

5．3．1 程序描述

5．3．2 差分编码的设计

5．3．3 卷积编码的FPGA实现

5．4 调制器功能各模块测试

6 QPSK调制系统的测试

6．1 QPSK调制信号的性能分析

6．1．1 QPSK调制信号的频谱分析

6．1．2 QPSK调制信号的功率测试

7 总结与展望

7．1 论文总结

7．2 进一步的研究

攻读学位期间获奖和发表论文情况

致谢

参考文献