高端路由器设备的时钟板设计与FPGA实现

摘要

同步以太网是一种基于物理层的时钟同步技术，能够很好地解决在网络IP化过程中，传统TDM业务与分组网络之间存在的同步与定时问题。单一的同步以太网只适用于没有时间同步要求的情况，而对于有时间同步要求的应用场景，则通常采用在同步以太网的基础上结合IEEE1588V2协议的方法来实现系统的高精度时间同步要求。基于IEEE1588V2的同步以太网解决了通用以太网延迟时间长且同步能力差的瓶颈，因此受到了业内人士的广泛关注。
　　本文首先研究了分组网络中的时钟同步和时间同步方式，选出了适合于本课题的同步以太网时钟同步方式和IEEE1588V2时间同步方式。接着，通过对高端路由器系统内的时钟同步和时间同步方案进行分析，提出了高端路由器设备中时钟板的功能和主要技术指标。随后，制定时钟板的总体设计方案，根据具体方案对芯片进行选型，并设计了各模块的硬件电路。最后，对时钟板上逻辑部分所要实现的功能进行分析，将逻辑划分为三级时钟处理、Localbus接口和时间同步处理3大模块，并对每个模块的实现方案和时序设计进行详细的说明，通过Modelsim仿真的方式验证了逻辑设计的正确性。

目录

声明

摘要

1 绪论

1．1 课题研究背景与意义

1．2 课题研究现状与发展趋势

1．3 论文的主要工作及章节安排

2 同步技术原理

2．1 时钟同步与时间同步

2．2 同步以太网的时钟同步技术

2．2．1 同步以太网的时钟同步原理

2．2．2 时钟的等级结构

2．2．3 时钟的同步方式

2．3 基于IEEE1588协议的时间同步技术

2．3．1 IEEE1588V2协议

2．3．2 1PPS+TOD接口

2．4 本章小结

3 高端路由器设备时钟板的总体设计

3．1 单板功能

3．2 设计指标

3．3 设计方案研究

3．3．1 时钟同步和时间同步设计方案

3．3．2 芯片选型

3．3．3 DS3102芯片应用分析

3．3．4 MAX24188芯片应用分析

3．4 本章小结

4 时钟板的硬件电路设计

4．1 硬件总体架构

4．2 电源模块

4．2．1 3．3V转1．2V

4．2．2 3．3V转2．5V

4．2．3 3．3V转1．8V

4．3 时钟模块

4．4 SMB接口模块

4．4．1 SMB接口电路

4．4．2 时钟选择电路

4．5 1PPS+TOD接口模块

4．6 E1编解码模块

4．7 时钟锁相监控模块

4．7．1 DS3102芯片

4．7．2 MAX24188芯片

4．8 FPGA逻辑模块

4．9 温度传感器模块

4．10 本章小结

5 时钟板逻辑功能的FPGA实现

5．1 逻辑设计总体思路

5．1．1 三级时钟处理模块中时钟检测、分频和选源方案

5．1．2 TOD解帧模块中时间值输入和整框同步方案

5．1．3 TOD组帧模块中时间值的输出方案

5．1．4 SPI处理模块中时间值的处理方案

5．1．5 1588时间信息的检测

5．2 三级时钟处理模块

5．3 Localbus模块

5．3．1 Localbus接口模块

5．3．2 Localbus控制部分

5．4 TOD解帧模块

5．4．1 UART_RCV模块

5．4．2 CRC8验证模块

5．4．3 TOD解帧整体模块

5．5 TOD组帧模块

5．5．1 UART_TRANS模块

5．5．2 CRC8编码模块

5．5．3 TOD组帧整体模块

5．6 SPI处理模块

5．6．1 SPI16接口

5．6．2 SPI08接口

5．6．3 SPI处理模块

5．7 1PPS检测模块

5．8 SYS_SYNC模块

5．9 本章小结

6 总结

致谢

参考文献