声明
摘要
1 绪论
1.1 课题的研究背景与应用前景
1.2 本设计的难点与研究内容
2 局域陆基导航系统构成定位原理
2.1 地面系统构成
2.2 导航信号构成
2.3 导航定位基本原理
2.3.1 测距原理
2.3.2 伪码定位原理
2.4 时间基准及基站的同步设计
2.4.1 时间同步系统的结构
2.4.2 时间同步系统的传输方式
2.5 本章小结
3 直接序列扩频原理及系统的误差与链路分析
3.1 扩频通信的理论基础
3.1.1 扩频通信概念
3.1.2 香农公式
3.2 扩频数字通信的信号结构与抗干扰分析
3.2.1 直接序列扩频系统(DSSS)的结构
3.2.2 直扩系统的信号分析
3.2.3 码长与扩频信号抗干扰能力的关系
3.3 扩频码与扩频调制
3.3.1 m序列
3.3.2 Gold序列
3.3.3 扩频码的选择和MATLAB仿真验证
3.4 系统的测量误差与链路预算分析
3.4.1 系统的误差分析
3.4.2 本设计当中误差的类型
3.4.3 三种主要误差的估算
3.4.4 减小误差的方法
3.5 链路预算分析
3.5.1 接收机灵敏度分析
3.5.2 电磁波在自由空间的衰减与大气环境衰减
3.5.3 链路冗余计算
3.6 本章小结
4 基站导航信号发射机基带部分的硬件实现
4.1 信号发射机的总体设计
4.2 DSP控制模块设计
4.2.1 时钟与锁相环电路设计
4.2.2 PLL电路的设计
4.2.3 JTAG电路及NOR FLASH电路设计
4.3 FPGA相关模块的硬件设计
4.3.1 FPGA芯片的特点与优势
4.3.2 时钟电路的设计
4.3.3 FPGA的JTAG电路的设计
4.3.4 SPI配置电路的设计
4.3.5 UART接口电路的设计
4.3.6 C6747与XC3SD3400A的通信设计
4.3.7 数模转换电路的设计
4.4 板级电源的设计
4.4.1 系统电平值分析
4.4.2 发射机功耗分析
4.4.3 主芯片的功耗估计
4.4.4 电源芯片的选型与电源电路的设计
4.5 印制电路板(PCB)的设计
4.5.1.板级的规划
4.5.2 电源完整性的设计
4.5.3 高速信号的反射和串扰的抑制
4.5.4 PCB的设计检查
4.6 本章小结
5 基带中频信号的规划与设计
5.1 发射机基带部分的总体设计
5.1.1 FPGA基带部分的设计
5.1.2 DSP的初始化设置与编程
5.2 时钟模块的规划与实现
5.2.1 模块时钟信号需求分析
5.2.2 时钟的实现
5.3 基站数据的输入
5.3.1 UART接口波特率产生模块
5.3.2 串口接收模块
5.3.3 基站数据的FIFO缓存模块
5.4 基于DDS的驱动时钟信号的生成
5.4.1 直接数字频率合成技术的原理
5.4.2 DDS输出频率的分辨率
5.4.3 DDS的输出频率与相位增量
5.4.4 DDS的实现
5.4.5 DDS核生成驱动时钟信号
5.4.6 驱动时钟的可编程实现
5.5 扩频调制与中频载波的实现
5.5.1 扩额模块的扩额时钟的产生
5.5.2 扩频码生成模块
5.5.3 扩频调制模块
5.5.4 中频载波调制模块
5.6 扩频调制与中频载波的验证设计
5.7 本章小结
6 系统的板级调试与实现
6.1 基础电路的测试
6.2 系统的实现
6.3 信号的验证
6.3.1 驱动时钟信号的测试
6.3.2 扩频与载波信号的测试
6.3.2 中频载波信号的验证
6.4 本章小结
7 总结与展望
7.1 总结
7.2 展望
致谢
参考文献
附录 系统实物与调试图