声明
摘要
1 绪论
1.1 研究背景与意义
1.1.1 电子倍增CCD研究背景与意义
1.1.2 采用FPGA进行设计的意义
1.2 国内外研究及发展现状
1.2.1 电子倍增CCD的国内外研究现状
1.2.2 FPGA的发展现状
1.3 论文组织结构
2 电子倍增CCD图像采集传输系统总体设计
2.1 系统总体设计方案
2.2 系统框图
2.3 系统介绍
3 电子倍增CCD图像采集模块
3.1 电子倍增CCD芯片TC253SPD-30
3.1.1 TC253SPD-30芯片结构
3.1.2 TC253SPD-30工作过程
3.1.3 TC253SPD-30管脚功能说明
3.1.4 TC253SPD-30驱动时序分析
3.2 AD芯片AD9945
3.2.1 AD9945管脚功能说明
3.2.2 AD9945工作过程
3.2.3 AD9945寄存器设置
3.2.4 AD9945驱动时序分析
3.3 可变电位器芯片MAX5392
3.3.1 MAX5392管脚功能介绍
3.3.2 增益控制电路
3.3.3 MAX5392的I2C接口时序分析
3.3.4 MAX5392的控制指令
3.4 电子倍增CCD图像采集模块的FPGA实现
3.4.1 图像采集转换控制模块
3.4.2 增益调节控制模块
4 千兆以太网MAC模块
4.1 以太网概述
4.1.1 以太网体系结构
4.1.2 UDP协议
4.1.3 IP协议
4.1.4 以太网协议
4.1.5 CRC校验算法
4.1.6 数据在TCP/IP模型下的封装解包过程
4.2 PHY芯片88E1111
4.2.1 MAC与PHY的接口选择及其时序分析
4.2.2 88E1111的硬件配置
4.3 千兆以太网MAC模块的FPGA实现
4.3.1 跨频率域缓存模块
4.3.2 数据封装模块
4.3.3 88E1111发送驱动模块
4.3.4 数据接收模块
5 上位机程序
5.1 对话框简介
5.2 多线程操作
5.3 套接字编程
5.4 上位机程序的实现
6 系统各模块及整体性能测试
6.1 电子倍增CCD图像采集模块测试
6.1.1 电子倍增CCD帧转移时序波形测试
6.1.2 电子倍增CCD行转移时序波形测试
6.1.3 电子倍增CCD行读出,A/D采样时序波形测试
6.1.4 AD9945寄存器设置时序波形测试
6.1.5 电子倍增CCD增益调节控制测试
6.2 千兆以太网MAC模块测试
6.2.1 千兆网MAC模块的发送功能测试
6.2.2 千兆网MAC模块的接收功能测试
6.3 上位机程序的测试
6.4 系统整体性能测试
6.4.1 电子倍增CCD积分时间调节测试
6.4.2 电子倍增CCD增益调节测试
6.4.3 千兆网带宽利用率
7 结论和展望
致谢
参考文献
附录