基于FPGA的可编程精确网络报文构造和发送单元的设计与实现

摘要

随着网络的普及和网络基础设施的大量建设，网络性能测试的需求愈发迫切。因此开发一款高精度、高可靠性、高性价比的网络性能测试仪具有十分重要的工程应用价值，可广泛应用于网络、通信、电子等诸多通信技术领域。 本文主要完成了网络性能测试仪系统构架设计及基于现场可编程门阵列(FieldProgrammable Gate Array，FPGA)的可编程精确网络报文构造和发送单元的设计与实现。首先，论文介绍了网络性能测试仪系统相关网络协议，并给出了网络性能测试仪系统总体构架;其次，由网络性能测试仪系统功能需求给出了实现可编程精确网络报文构造和发送单元的FPGA方案，并完成方案中各模块的设计和仿真;然后，在网络性能测试仪系统平台上对网络报文构造和发送单元进行调试，验证了网络报文构造和发送单元的基本功能和性能;最后，给出了基于PCIe接口的网络报文构造和发送单元的设计方案，改进了网络性能测试仪系统构架。 通过调试得出，本网络报文构造和发送单元在功能上实现了各种网络报文的精确构造以及多种调度模式和发送模式的控制，在性能上实现了千兆满速率发送、以字节为单位的精度和实时上报统计信息等要求。

目录

声明

摘要

1绪论

1．1课题的研究背景和意义

1．2网络性能测试仪的国内外研究现状

1．3互联网标准网络协议

1．3．1 IPv4协议

1．3．2 IPv6协议

1．3．3 TCP协议

1．3．4 UDP协议

1．4论文主要工作及内容安排

1．4．1论文的主要工作

1．4．2论文的内容安排

2网络性能测试仪系统总体构架

2．1网络性能测试仪系统原理分析

2．2网络性能测试仪系统总体构架

2．3硬件方案

2．4 FPGA设计方案

2．5本章小结

3基于Serdes接口的网络报文构造和发送单元的设计与实现

3．1网络报文构造和发送单元总体设计方案

3．2网络性能测试仪系统通信协议

3．2．1接口协议

3．2．2上位机命令协议

3．2．3 FPGA反馈协议

3．3网络报文的构造模块

3．3．1命令解析模块

3．3．2流信息提取模块

3．3．3流信息存储模块

3．3．4字段选择模块

3．3．5字段构造模块

3．3．6报文整合模块

3．4网络报文的发送模块

3．4．1端口设置模块

3．4．2信息返回模块

3．4．3发送控制信息统计模块

3．4．4报文发送模块

3．5本章小结

4基于Serdes接口的网络报文构造和发送单元的调试

4．1调试环境

4．2网络报文构造和发送单元的功能性调试

4．2．1 Serdes总线接口调试

4．2．2网络报文构造和发送单元发送接口调试

4．2．3网络报文构造和发送单元的各模式调试

4．3网络报文构造和发送单元性能调试

4．4本章小结

5基于PCIe接口的网络报文构造和发送单元的设计

5．1网络性能测试仪总体结构改进

5．2 PCIe接口的设计与实现

5．2．1 PCIe协议

5．2．2 DMA控制器

5．3 PCIe接口调试

5．4基于PCIe接口的网络报文构造和发送单元的实现

5．5本章小结

6总结

致谢

参考文献

附录