面向多媒体信息处理的算子级可重构细胞电路研究

摘要

可重构硬件作为一种新的高性能硬件系统解决方案，它具有优越的性能和灵活性，是通用处理器和ASIC的折衷。通用处理器基于软件编程而工作，系统的速度普遍不能很高；ASIC能获得很高的速度，但硬件体系结构是定制的，丧失了器件的灵活性；由于兼顾了运算速度和灵活性，可重构硬件研究得到了迅猛的发展，目前面向特定应用领域的可重构硬件系统研究是研究热点之一。本文研究了面向多媒体信息处理的可重构硬件结构和算子级细胞电路设计，论文的主要研究工作包括： (1)分析了常用多媒体信息处理算法的特点，在此基础上提取多媒体信息处理“算子”(如乘加/减或乘累加/累减等)，并分析了常用多媒体信息处理算法在算子上的映射情况。 (2)面向多媒体信息处理，给出了一种新的阵列电路FPMACA(Field Programmable Multiply Add Cell Array)的整体结构。根据多媒体信息处理算子的特点，提出了一种新的算子级细胞电路PMAC(Programmable Multiply Add Cell)的设计方案，详细设计了细胞电路的各个模块，给出了一种新的可重构16/8bit BOOTH乘法器电路。 (3)通过仿真，对PMAC细胞电路及其各个模块进行了验证分析，并完成了FFT蝶形运算和四阶FIR滤波器在细胞电路上的映射设计与实现，实验结果证明了所设计PMAC电路的正确性和可行性。