基于FPGA的高速FFT处理器的研究

摘要

数字信号处理是信息科学中近几十年来发展最为迅速的学科之一,广泛应用于通信、雷达、声纳、语音与图像处理等领域。数字信号处理算法的硬件实现一般有三种方式:用于通用目的的可编程DSP芯片；用于特定目的的固定功能DSP芯片组和ASIC；可以由用户编程的FPGA芯片。随着微电子技术的发展,采用现场可编程门阵列FPGA进行数字信号处理正在越来越多地代替ASIC和DSP用作前端数字信号处理的运算。
　　 FFT算法理论己趋于成熟,在实时信号处理系统设计中,FFT算法硬件实现的难点主要在于时序控制较复杂:既要控制整个系统协调有序地工作,又要在速度上得到满足。目前国际上著名FPGA生产厂商都研制了FFT IP核,性能优越,但价格昂贵。因此,国内不少研制单位致力于研究基于FPGA的数字信号处理器,并得到一定的发展和进步。本课题就是根据某SAR回波信号模拟器系统的设计要求,选用Xilinx FPGA设计一个高速FFT处理器。
　　 文章首先详细阐述了数字信号处理理论中快速傅立叶变换的理论基础,根据各种不同基算法的运算量和控制复杂度,选定按时间抽取的基4算法实现处理器设计。在此基础上,结合蝶形运算流图讨论了FFT处理器的几种不同的硬件结构:顺序结构、流水结构、并行结构、阵列结构、级联结构,综合系统性能和硬件资源设计了改进的级联结构。用Xilinx公司的Virtex-4芯片中的XtremeDsp Slices设计了高速乘法器来代替常规FFT处理器蝶形运算单元中的复数乘法器,该模块的时钟频率为500MHz,可以进行高速的乘法计算。基4蝶形单元采用3级流水,并行的4路输入数据,极大地提高了FFT处理器的速度。整个模块均采用流水与并行相结合的结构,级间RAM采用乒乓操作。FFT控制器通过FSM(有限状态机)实现,该控制器对旋转因子ROM、数据存储单元、蝶形运算单元等进行了有效的控制,最后对256点FFT进行了仿真,仿真结果表明运算结果和速度都满足系统要求。

目录

文摘

英文文摘

图、表清单

注释表

第一章 绪论

1.1 研究背景

1.2 相关技术的发展和研究现状

1.2.1 FFT算法的研究现状

1.2.2 FFT处理器的研究现状

1.3 论文工作

1.4 论文的组织结构

第二章 可编程逻辑器件基础

2.1 可编程逻辑器件概述

2.1.1 可编程器件简述

2.1.2 PLD开发工具

2.2.FPGA芯片的结构

2.2.1 FPGA的工作原理

2.2.2 芯片结构

2.3 FPGA的开发流程

2.4 XILINX公司器件Vitex-4

2.5 硬件揣述语言

第三章 快速傅立叶变换

3.1 离散傅立叶变换原理

3.2 离散傅里叶变换算法分析

3.2.1 基2FFT算法

3.2.2 基4 FFT算法

3.2.3 基8 FFT算法

3.2.4 库利-图基(Cooley-Tukey)混合基算法

3.2.5 分裂基算法

3.2.6 其他FFT算法

3.3 FFT算法的比较与选择

3.4 FFT运算中的数据表示与溢出控制

第四章 FFT处理器电路设计

4.1 FFT处理器的基本结构

4.1.1 顺序处理递归结构

4.1.2 并行迭代结构

4.1.3 阵列结构

4.1.4 级联结构

4.2 FFT处理器的硬件电路设计

4.3 FFT处理器的各模块实现

4.3.1 RAM存储器设计

4.3.2 乒乓存储单元

4.3.3 旋转因子存储单元

4.3.4 蝶形运算处理单元

4.3.5 地址发生器设计

4.3.6 控制器的设计

第五章 FFT的FPGA实现与仿真

5.1 蝶形运算单元的实现与仿真

5.2 FFT处理器的仿真结果和分析

5.3 FFT处理器性能分析

第六章 结束语

6.1 本文的工作总结

6.2 展望

参考文献

致谢

在学期间的研究成果及发表的学术论文