BTC在高斯和拉普拉斯白噪声下的译码算法研究

摘要

信道编码在无线通信系统中扮演着至关重要的角色，它能够有效地平衡通信系统中的有效性和可靠性。分组Turbo码的出现使信道编码迈上了一个新的台阶，并成为当今最先进的信道编码技术之一。分组Turbo码采用软输入输出迭代译码算法，该算法使译码码字的错误几率达到最小，其性能接近最大似然译码。基于分组Turbo码出色的纠错性能等优点，它已被广泛应用到各个领域。另外，在实际的系统中存在拉普拉斯噪声，将其与分组Turbo码相结合进行研究具有重要的参考意义和实际应用价值。因此，本文将分组Turbo码融合到高斯和拉普拉斯噪声中，研究其误码性能与译码复杂度，并提出双参数门限自适应迭代译码算法。
　　本文首先基于分组Turbo码的编译码理论，研究高斯白噪声下的不同子码和不同交织器下的误码性能。同时，在多源协作通信模型中，以BTC(32,26,4)2为例，通过MATLAB仿真分析不同中继距离间的误码性能。其次，为了满足更多的需求，本文在拉普拉斯白噪声下重新推导BTC迭代译码算法，并进行性能研究，包括不同接收器、不同采样点和不同子码等。相比于高斯白噪声，BTC在拉普拉斯白噪声中的性能损失得到了数值上的评估，对航空器通信链路预算在非高斯噪声条件下的性能有着重要的参考意义。
　　然后，为了降低传统Chase-II迭代译码平均复杂度，提出了一种全新的具有双参数门限自适应 BTC迭代译码算法。与传统采用固定最不可靠位数p的迭代译码算法不同，本文算法通过设置双参数门限值来改变行列最不可靠位数p1和p2进行迭代译码。以BTC(64,57,4)×(128,120,4)为例，通过MATLAB仿真表明：相比于传统Chase-II迭代译码算法，在BER=10-4处，本文算法损失大约0.08dB的性能时，其平均译码复杂度降低了约36％。
　　最后，论文在拉普拉斯白噪声下对BTC编译码器进行FPGA功能仿真。在Xilinx公司的ISE Design Suite14.1平台上，对BTC的编译码器进行设计与实现，并采用该软件自带的Isim进行功能仿真分析，验证了硬件模块的正确性和可行性。

目录

封面

声明

中文摘要

英文摘要

目录

缩略词

第一章 绪论

1.1课题背景与研究意义

1.2国内外研究现状

1.3论文研究的主要内容

第二章 BTC编译码原理及仿真分析

2.1 BTC编码原理

2.2 BTC译码原理

2.3 BTC性能仿真与分析

2.4 BTC在多源协作下的仿真分析

2.5本章小结

第三章 BTC在拉普拉斯白噪声下的性能研究

3.1 拉普拉斯噪声

3.2基于拉普拉斯白噪声下的BTC译码原理

3.3 拉普拉斯白噪声下的BTC仿真分析

3.4 本章小结

第四章 自适应双参数门限BTC译码算法研究

4.1 双参数门限BTC译码算法

4.2 双参数门限BTC译码算法仿真分析

4.3 本章小结

第五章 BTC在拉普拉斯白噪声下的FPGA硬件仿真

5.1 BTC编码器的设计与实现

5.2 信道模块设计与实现

5.3 BTC译码器的设计与实现

5.4 本章小结

第六章 总结与展望

6.1 全文总结

6.2 展望

参考文献

致谢

在学期间的研究成果及发表的学术论文