首页> 中文学位 >基于FPGA的通用总线动态可重构设计
【6h】

基于FPGA的通用总线动态可重构设计

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

注释表

第一章 绪论

1.1 引言

1.2 通用总线动态可重构技术

1.3 国内外研究现状

1.4 本文的主要研究内容

第二章 基于FPGA的动态局部可重构技术

2.1 动态局部可重构技术

2.2 FPGA的总体概述

2.3 局部可重构系统的重要组件

2.4 本章小结

第三章 数据通信总线测试系统总体设计方案

3.1 数据通信总线测试系统的概述

3.2 外围接口电路的设计

3.3 实验开发环境的介绍

3.4 本章小结

第四章 基于FPGA的总线通信协议实现

4.1 ARINC 429总线通信协议的实现

4.2 RS422总线通信协议的实现

4.3 CAN总线通信协议的实现

4.4本章小结

第五章 动态局部可重构技术在总线通信中的应用

5.1 动态局部可重构系统概述

5.2 基于EAPR的动态局部可重构设计流程

5.3 动态局部可重构在总线通信中的具体应用

5.4 总线通信模块的资源消耗分析

5.5 本章小结

第六章 总结与展望

6.1 全文总结

6.2 研究展望

参考文献

致谢

攻读硕士学位期间发表(录用)论文情况

展开▼

摘要

随着微电子技术的迅速发展,现代测试系统正在向通用系统的方向发展,因此,测试系统必须具有通用化和可扩展性等一系列优点。总线是测试系统的重要组成部分,针对此研究热点,本文开发了一套基于FPGA的通用总线动态可重构系统,实现了多种总线通信功能的实时切换。
  本文首先分析了数据通信总线测试系统的国内外研究现状,根据通用化的发展方向,给出了数据通信总线测试系统的总体设计方案,并设计上位机监控界面和相应总线的外围接口电路。分析不同总线的通信协议,利用FPGA的可编程特性分别设计了ARINC429、RS232、RS422和CAN总线等多个通信模块,并进行功能仿真和波形的具体分析。然后结合基于EAPR的动态局部重构方法和基于FPGA的嵌入式开发流程,在FPGA芯片中手动规划动态局部可重构区域,设计了一个总线通信可重构系统,从硬件处理器系统设计、应用软件设计和动态局部可重构设计等方面详细分析了该系统的设计和实现流程。把上位机界面、FPGA中内嵌的微处理器和内部配置访问端口ICAP相结合,可以从外部的CF卡中实时加载不同的总线通信模块,以小规模的硬件资源实现了大规模系统的功能。最后在FEM025开发板上进行功能验证,实验结果表明,本文所设计的系统各项通信指标满足要求,界面友好,操作简单,具有很高的实用价值。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号