一种80-MHz4阶双采样开关电容带通∑Δ调制器的研究与设计

摘要

随着集成电路工艺和数字信号处理技术的不断进步，在无线接收机中，在中频对模拟信号进行数字化，把信道选择、解调等功能搬到数字域中处理，可以显著提高了接收机的集成度和支持多通讯模式的能力.但是，这要求中频A/D转换器有很高的动态范围和较低的功耗.带通∑Δ调制器能对中频窄带信号用相对较低的功耗进行高精度的A/D转换，因此特别适合用于中频数字化接收机中.该文首先介绍了∑Δ调制器的基本工作原理和量化噪声整形特性.然后，重点研究了高阶单环路结构带通∑Δ调制器的设计问题，包括稳定性和信号电平按比例减小技术等，接下来对一个1位4阶多路反馈单环路带通∑Δ调制器电路进行了详细的行为级模拟，确定了电路中主要单元电路的设计指标.谐振器电路是带通∑Δ调制器中的最为关键的电路模块，该文详细研究了两种高性能的双采样双延迟型谐振器电路，讨论了它们有关电源电压对功耗之间的折衷关系，并分析与模拟了非理想因素对采用的谐振器电路性能的影响.在完成了各单元电路的设计工作后进行了系统模拟，模拟结果表明，当信号带宽为270KHz时调制器的峰值信号噪声加失真比SNDR为79.8dB，动态范围DR约为83dB，距离满足GSM模式对DR的要求仅差3dB，电路采用CMOS 0.35um N-阱工艺，电源电压为2.5V，功耗为24.3mW.

目录

文摘

英文文摘

东南大学学位论文独创性声明和东南大学学位论文使用授权声明

第一章引言

1.1研究背景

1.2采用的中频数字化接收机结构及系统概述

1.3内容安排

第二章∑△调制器的基本原理

2.1量化噪声

2.1.1奈奎斯特率转换器

2.1.2过采样转换器

2.1.3噪声整形

2.2本章小结

第三章高阶带通∑△调制器及其设计技术

3.1单环路结构

3.1.1稳定性分析

3.1.2信号电平按比例减小技术

3.1.3环路滤波器的设计原则

3.2 1位4阶单环路带通∑△调制器的行为级设计实例

3.2.1调制器的参数选取

3.2.2环路滤波器

3.2.3信号电平按比例减小

3.2.4电路非理想因素对调制器性能的影响

3.3.5元器件失配

3.3本章小结

第四章谐振器的研究与分析

4.1谐振器的z域表示

4.2非理想因素对噪声整形特性的影响

4.3开关电容谐振器电路的各种结构

4.4 DD型谐振器的开关电容电路结构

4.5非理想因素分析

4.5.1运算放大器的有限直流增益和输入端的寄生电容

4.5.2运算放大器的有限单位增益带宽

4.5.3电容失配

4.5.4开关和其他误差源

4.6本章小结

第五章电路实现

5.1电路结构

5.2电路模块设计

5.2.1跨导运算放大器(OTA)电路

5.2.2比较器电路

5.2.3时钟信号生成电路

5.2.4自举开关电路

5.2.5反馈电路

5.3系统模拟

5.3.1输出功率谱密度

5.3.2 SNDR和DR

5.4本章小结

第六章结论

6.1工作总结

6.2工作展望

附录A时钟抖动

附录B理想情况下信号频带内的量化噪声功率

附录C非理想情况下信号频带内的量化噪声功率

参考文献

致 谢