超高速并行光接收机电路设计

摘要

本文基于TSMC0.25μmCMOS工艺对跨阻前置放大器进行噪声分析和优化，通过理论分析优化输入晶体管尺寸获得最小的等效输入噪声电流，并通过实际的电路模拟加以验证。 由于限幅放大器具有设计简单、功耗低、芯片面积小和外接元件少的优点，选择限幅放大器的形式来实现光接收机的主放大器。采用0.25μmCMOS工艺实现了速率高达5Gb/s的低功耗限幅放大器。其基本放大单元采用有源电感负载扩展带宽，且采用直接耦合技术降低功耗。 设计的1.25Gb/sCRC，除了相位检测之外引入了频率检测来弥补传统时钟恢复电路捕获范围和抖动的矛盾。 单片集成了适用于VSR4-1和VSR4-3系统的并行光接收机前端放大电路。 按照电路设计、版图设计、工艺流片到芯片测试的顺序详细介绍了上述电路的设计过程及最终的测试结果。全部电路经模拟验证符合设计要求，并送交芯片制造厂商流片。所得样片，经初步测试，性能良好。

目录

文摘

英文文摘

学位论文独创性声明及关于学位论文使用授权的说明

第一章 概述

第二章 前置放大器的分析与设计

第三章 主放大器的分析与设计

第四章 单片集成前端放大电路的设计

第五章 时钟恢复电路的分析和设计

第六章 版图设计

第七章 芯片测试

第八章 总结

参考文献

致谢