SOC设计中EMI性能评估与优化设计

摘要

随着嵌入式系统的高速发展,嵌入式SOC芯片应用范围越来越广泛.而SOC芯片大多包含有外部存储器控制接口模块IP, extended memory interface(EMI).该IP作为CPU与外部存储器的桥梁,其控制,数据传输作用性能的高低,直接影响到整个SOC芯片的系统性能.因此对该IP的性能评估,就非常的重要.对一个IP的评估,最重要的指标是其工作效率.该课题的实际工作就是要解决已构建好的SOC芯片外部存储器接口如何在不同的设计阶段,用最标准的方法,评测出其在CPUCORE和存储器之间的传输效率.本文第一章是绪论,介绍了本研究课题的研究背景,研究意义以及所作的主要工作.第二章讨论了外部存储器控制接口模块IP在GARFIELD系统芯片中的地位,作用,以及该IP设计的结构.第三章讨论了微处理器基准程序评估方法的发展,以及本文将使用的评估方法MIBENCH的详细使用方法.第四章将重点使用MIBENCH的基准测试程序对优化前和优化后的微处理器评估,并且从中提取出对EMI IP性能的评估,分析对EMI各项设计改进所提高的工作效率.第五章将是对实际的流片成功的芯片在板级验证系统上的评估,测试了实际工作环境下,与其它IP同时工作时EMl 工作效率.第六章总结展望,将对本论文所作的工作做出总结,指出需要近一步研究思路.本文通过跟踪国际前沿的评估方法学,利用不同算法对已有的优化前后的SOC芯片平台中的外部存储器接口IP做效率评估.在已有芯片系统的基础上利用了不同的算法做了大量的实验和对实验数据进行分类整理,形成了完整的EMI评估系统,对今后系统芯片的设计开发和评估提供了理论依据参考和评估依据参考.

目录

学位论文独创性声明及关于学位论文使用授权的声明

摘要

ABSTRACT

第一章绪论

1.1问题的提出

1.2论文的工作

1.3论文的结构

第二章EMI设计方案及在SOC芯片中的作用

2.1 EMI IP设计应用背景

2.1.1设计背景

2.2 EMI IP设计结构分析

2.2.1 EMI IP设计相关背景知识介绍

2.2.2EMI IP设计介绍

第三章性能评估方法

3.1常用效率评估方法介绍

3.1.1微处理器性能评估方法概述

3.1.2 DHRYSTONE,LINPACK,WHESTONE

3.1.3SPEC2000

3.1.4 EEMBC

3.2 MIBENCH详细介绍

3.2.1综述

3.2.2 MIBENCH各算法详细介绍

3.2.3测试原理

第四章GAREILD 1中EMI效率评估与分析

4.1 SDRAM控制器效率评估与分析

4.1.1优化前效率

4.1.2优化过程

4.1.3优化后的效率

4.1.4指令FIFO在优化中所起的作用与级数的确定

4.1.5WRITE BUFFER在优化中所起作用与级数的确定

4.1.6评估结果与采用DHRYSTONE测试方法评估结果差异的原因

4.2SRAM控制器效率优化评估与分析

第五章GARFEILD系统中EMI综合应用效率评估分析

5.1在GARFIELD SOC平台上对EMI的评估

5.1.1综合评估方案

5.1.2使用OJEPEG为评估算法的实验

5.1.3 MP3系统效率评的实验

5.2用MIBENCH对整个GAERRFELID芯片的评估。

5.3进一步优化的构想

5.4引入CACHE后存储系统性能的预测

第六章总结与展望

致谢

参考文献

研究生期间论文发表