空间存储器的纠错编码技术研究

摘要

根据空间电子系统在太空中受到高能粒子的干扰，其存储器中的数据出现误差的情况，本文研究了AMS空间存储器的编码纠错算法及其硬件电路的实现。文中分析了BCH码、RS码的纠错原理，针对空间存储器的特点介绍了一种适用于该系统的存储纠错方案，并对该编译码方案进行了仿真，最后用可编程逻辑器件实现了该方案中的RS编译码器。这对于AMS空间电路中数据的有效存储与传输，以及后期的理论分析具有一定的参考价值。 本文首先介绍了本实验系统的研究内容及纠错系统采用的方案，然后从总体规划的角度介绍了整个系统的内部结构和功能模块的划分，之后对各个模块的设计进行了详细的描述，并给出了测试数据、实现结果及时序仿真波形图，并对设计的硬件进行了下载验证。 本文对纠错算法中的主要功能模块，如编解码模块、时序控制模块等给出了基本算法以及基于FPGA的硬件描述语言的解决方法。在系统方案设计过程中，对各功能模块的合理划分及各个模块之间的同步工作进行了详细的分析，按照Top-Down的设计方法来设计各个模块。

目录

文摘

英文文摘

声明

第一章绪论

1.1本文的研究背景

1.2 错编码技术的发展和国内外研究现状

1.2.1纠错编码的发展

1.2.2国内外研究现状

1.3空间存储器的纠错编码应用及技术难点

1.4本文研究内容及结构安排

第二章BCH码和RS码的编译码原理

2.1纠错编码介绍

2.2循环码原理

2.2.1纠错编码的数学基础

2.2.2线性分组码的相关概念

2.2.3有限域的构造

2.3线性分组循环码的编码原理

2.4线性分组码的解码原理

2.4.1求伴随式

2.4.2关键方程求解

2.4.3错误位置和错误值的计算

2.5本章小结

第三章RS码编译码器的FPGA实现

3.1数字电路设计

3.1.1 FPGA 开发流程

3.1.2 可编程逻辑基本设计原则与技巧

3.2基本单元的硬件实现

3.2.1GF(25)域

3.2.2域中的加法单元

3.2.3域中的乘法单元

3.2.4域中的求逆单元

3.3 RS编码器原理框图

3.3.1编码电路的实现

3.3.2编码电路的仿真

3.4译码器的实现

3.4.1计算伴随式s(x)

3.4.2解关键方程求错误多项式系数电路

3.4.3求错误位置和错误值

3.4.4缓冲寄存器FIFO

3.4.5纠错电路

3.4.6数据输出电路

3.4.7译码器的时序控制

3.5顶层模块封装

3.6运算量分析

3.7本章小结

第四章系统的编程实现及功能测试

4.1 RS编译码器的功能仿真

4.1.1 RS编码器的仿真波形

4.1.2 RS 译码器的仿真波形

4.2 RS码的编程实现

4.2.1实现工具

4.2.2编译与实现流程

4.3Quartus综合结果

4.3.1编码模块综合结果

4.3.2 测试方案

4.4 RS 码译码器的性能分析

4.5本章小结

第五章结束语

5.1论文小结

5.2 下一步工作展望

参考文献

致谢

攻读硕士学位期间发表的论文